Verlog HDL 写得一款32路方波发生器，例子是4路可以自己加，相位可调，频率可调，占空比可调。具体参见readme.doc.此处只提供了源码包含顶层模块sgs32.v 子模块dds.v和pll设置模块altp.v及波形驱动文件
上传时间： 2016-12-07
上传用户：daoxiang126
crc循环冗余码的生成，以及最简单的单工停等协议的模拟。
上传时间： 2014-01-01
上传用户：CHINA526
crc表格生成器，只要输入CRC多项式和CRC位数，即可生成一个*.txt文件，里面就有一个CRC表格
上传时间： 2014-01-15
上传用户：邶刖
采用Verilog HDL语言编写的曼彻斯特码， 文件列表： help md.v md_tf.v me.v me_tf.v med.v
上传时间： 2016-12-08
上传用户：yoleeson
CRC校验的ds18b20驱动程序 可直接使用
上传时间： 2014-03-11
上传用户：zsjinju
1、lpc2119的uart0\timer0应用 2、循环冗余校验CRC函数库 3、ASC字符在5*7点阵LED的应用 4、X045的应用函数库
上传时间： 2016-12-10
上传用户：zhengjian
modbus 通讯的CRC校验程序，已经调试通过。如在其它方面使用，可略作修改。
上传时间： 2016-12-14
上传用户：xaijhqx
A PAINLESS GUIDE TO CRC ERROR DETECTION ALGORITHMS CRC校验理论与实践的经典教程，Ross写的。
标签： ALGORITHMS CRC DETECTION PAINLESS
上传时间： 2016-12-15
上传用户：gxf2016
Verilog HDL程序设计教程,以可综合的设计为重点，同时对仿真和模拟也作了深入阐述。全面介绍了verilog HdL 词法，语法。
上传时间： 2014-01-19
上传用户：zhangyi99104144
从算法设计到硬线逻辑的实现：复杂数字逻辑系统的Verilog HDL设计技术和方法，结合DSP算法介绍verilog HdL 设计。
上传时间： 2016-12-16
上传用户：xiaohuanhuan
