verilog浮点乘发器，特定数据结构，指数底为10
标签： verilog 浮点
上传时间： 2014-01-26
上传用户：dengzb84
RS编码的源代码使用Verilog在Xinloinx平台
标签： Xinloinx Verilog RS编码 源代码
上传时间： 2013-12-17
上传用户：zgu489
编码、通信中移位寄存器综合
标签： 编码 移位寄存器 通信
上传时间： 2015-02-23
上传用户：colinal
杜比AC-3编码解码器（参考程序）
标签： AC 杜比 参考程序 编码解码器
上传时间： 2014-01-16
上传用户：啊飒飒大师的
语音技术（VOIP）中常用的编码解码器（codess）源码
标签： codess VOIP 语音技术 编码解码器
上传时间： 2015-03-08
上传用户：gyq
一个曼彻斯特编码解码器以及差分曼彻斯特编码解码程序，Vc＋＋6下编译通过
标签： 曼彻斯特 差分 编码解码器 曼彻斯特编码
上传时间： 2015-03-19
上传用户：LIKE
這是用verilog寫的一個簡單的處理器，雖然只具有5個指令，但是可以透過這個範例，來了解到cpu的架構，與如何開發處理器，相信會有很大的啟發。
标签： verilog
上传时间： 2014-12-08
上传用户：ikemada
通过对用硬件描述语言VHDL表示的某个专用部件（如中断控制器、差错控制码编码/译码器，此为译码器）的代码分析，构建它的逻辑结构，加深对相关部件设计技术的理解。 试验平台：MaxPlusII
标签： VHDL 硬件描述语言 中断控制器 差错控制
上传时间： 2015-04-08
上传用户：lps11188
采用Verilog HDL设计,在掌宇智能开发板上得到实现 根据抢答器的原理，整个电路可划分为三部分：采样电路、门控电路和译码电路
标签： Verilog HDL 开发板 抢答器
上传时间： 2013-12-21
可以用H.264编码解码器源码(c语言)
标签： 264 编码解码器 源码 c语言
上传时间： 2013-12-18
上传用户：myworkpost
