虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

Youtube影片下載器

  • 在伟福集成环境下使用PICC

    在伟福集成环境下使用PICC.讲述在伟福集成环境如可设置PICC, 简单的调试步骤. 更详细的说明请参阅伟福仿真器使用手册.关于如何在MPLAB 下使用PICC C 语言, 请参阅Microchip 相应的手册. 2-1 安装PICC将CD-ROM 装入光驱, 自动运行程序将自动启动, 如果你已禁止自动运行功能, 可以直接运行: cd_drive:\compiler\install.exe安装程序将指导你完成PICC 的安装.2-2 设置伟福集成环境在伟福集成环境中, 将编译器路径指向PICC 所在目录将C命令行设置为: -16F877 –G –O –Zg -c将连接命令行设置为: -16F877 –G –O -Zg其中: -16F877 为芯片型号–G –O -c 为源程序调试设置项, 不可修改–Zg 为打开优化你可以在命令行中加入其它控制项2-3 调试C语言在WAVE\SAMPLES 目录下有一个PIC C 语言的例子程序: PIC_C.PRJ.1. 打开PIC_C 项目.2. 编译该项目(F9)3. 用F7,F8 单步调试例子程序4. 打开观察窗口观察变量

    标签: PICC 集成环境

    上传时间: 2013-10-16

    上传用户:lili123

  • 用单片机内置比较器设计高精度A/D变换器

    Σ-ΔA/D技术具有高分辨率、高线性度和低成本的特点。本文基于TI公司的MSP430F1121单片机,介绍了采用内置比较器和外围电路构成类似于Σ-△的高精度A/D实现方案,适合用于对温度、压力和电压等缓慢变化信号的采集应用。 在各种A/D转换器中,最常用是逐次逼近法(SAR)A/D,该类器件具有转换时间固定且快速的特点,但难以显著提高分辨率;积分型A/D 有较强的抗干扰能力,但转换时间较长;过采样Σ-ΔA/D由于其高分辨率,高线性度及低成本的特点,正得到越来越多的应用。根据这些特点,本文以TI公司的MSP430F1121单片机实现了一种类似于Σ-ΔA/D技术的高精度转换器方案。 MSP430F1121是16位RISC结构的FLASH型单片机,该芯片有14个双向I/O口并兼有中断功能,一个16位定时器兼有计数和定时功能。I/O口输出高电平时电压接近Vcc,低电平时接近Vss,因此,一个I/O口可以看作一位DAC,具有PWM功能。 该芯片具有一个内置模拟电压比较器,只须外接一只电阻和电容即可构成一个类似于Σ-Δ技术的高精度单斜率A/D。一般而言,比较器在使用过程中会受到两种因素的影响,一种是比较器输入端的偏置电压的积累;另一种是两个输入端电压接近到一程度时,输出端会产生振荡。 MSP430F1121单片机在比较器两输入端对应的单片机端口与片外输入信号的连接线路保持不变的情况下,可通过软件将比较器两输入端与对应的单片机端口的连接线路交换,并同时将比较器的输出极性变换,这样抵消了比较器的输入端累积的偏置电压。通过在内部将输出连接到低通滤波器后,即使在比较器输入端两比较电压非常接近,经过滤波后也不会出现输出端的振荡现象,从而消除了输出端震荡的问题。利用内置比较器实现高精度A/D图1是一个可直接使用的A/D转换方案,该方案是一个高精度的积分型A/D转换器。其基本原理是用单一的I/O端口,执行1位的数模转换,以比较器的输出作反馈,来维持Vout与Vin相等。图1:利用MSP430F1121实现的实用A/D转换器电路方案。

    标签: 用单片机 内置 比较器 变换器

    上传时间: 2013-11-10

    上传用户:lliuhhui

  • 8253计数器定时器结构与编程

    可编程计数器/定时器的特点计算机及电子系统中需要定时信号,如系统的日历时钟,动态存储器的刷新,应用系统的定时中断、定时查询与检测等。可编程定时器芯片可以产生精确的时间间隔,形成各种脉冲序列,灵活性强。依所需时间间隔,设置计数器的时间常数,在一外部脉冲驱动下进行减1计数,计数值为0时,产生输出信号,供系统使用。

    标签: 8253 计数器 定时器 编程

    上传时间: 2013-11-17

    上传用户:彭玖华

  • RS232串行接口电平转接器

    RS-232-C 是PC 机常用的串行接口,由于信号电平值较高,易损坏接口电路的芯片,与TTL电平不兼容故需使用电平转换电路方能与TTL 电路连接。本产品(转接器),可以实现任意电平下(0.8~15)的UART串行接口到RS-232-C/E接口的无源电平转接, 使用非常方便可靠。 什么是RS-232-C 接口?采用RS-232-C 接口有何特点?传输电缆长度如何考虑?答: 计算机与计算机或计算机与终端之间的数据传送可以采用串行通讯和并行通讯二种方式。由于串行通讯方式具有使用线路少、成本低,特别是在远程传输时,避免了多条线路特性的不一致而被广泛采用。 在串行通讯时,要求通讯双方都采用一个标准接口,使不同 的设备可以方便地连接起来进行通讯。 RS-232-C接口(又称 EIA RS-232-C)是目前最常用的一种串行通讯接口。它是在1970 年由美国电子工业协会(EIA)联合贝尔系统、 调制解调器厂家及计算机终端生产厂家共同制定的用于串行通讯的标准。它的全名是“数据终端设备(DTE)和数据通讯设备(DCE)之间串行二进制数据交换接口技术标准”该标准规定采用一个25 个脚的 DB25 连接器,对连接器的每个引脚的信号内容加以规定,还对各种信号的电平加以规定。(1) 接口的信号内容实际上RS-232-C 的25 条引线中有许多是很少使用的,在计算机与终端通讯中一般只使用3-9 条引线。(2) 接口的电气特性 在RS-232-C 中任何一条信号线的电压均为负逻辑关系。即:逻辑“1”,-5— -15V;逻辑“0” +5— +15V 。噪声容限为2V。即 要求接收器能识别低至+3V 的信号作为逻辑“0”,高到-3V的信号 作为逻辑“1”(3) 接口的物理结构 RS-232-C 接口连接器一般使用型号为DB-25 的25 芯插头座,通常插头在DCE 端,插座在DTE端. 一些设备与PC 机连接的RS-232-C 接口,因为不使用对方的传送控制信号,只需三条接口线,即“发送数据”、“接收数据”和“信号地”。所以采用DB-9 的9 芯插头座,传输线采用屏蔽双绞线。(4) 传输电缆长度由RS-232C 标准规定在码元畸变小于4%的情况下,传输电缆长度应为50 英尺,其实这个4%的码元畸变是很保守的,在实际应用中,约有99%的用户是按码元畸变10-20%的范围工作的,所以实际使用中最大距离会远超过50 英尺,美国DEC 公司曾规定允许码元畸变为10%而得出附表2 的实验结果。其中1 号电缆为屏蔽电缆,型号为DECP.NO.9107723 内有三对双绞线,每对由22# AWG 组成,其外覆以屏蔽网。2 号电缆为不带屏蔽的电缆。 2. 什么是RS-485 接口?它比RS-232-C 接口相比有何特点?答: 由于RS-232-C 接口标准出现较早,难免有不足之处,主要有以下四点:(1) 接口的信号电平值较高,易损坏接口电路的芯片,又因为与TTL 电平不兼容故需使用电平转换电路方能与TTL 电路连接。(2) 传输速率较低,在异步传输时,波特率为20Kbps。(3) 接口使用一根信号线和一根信号返回线而构成共地的传输形式, 这种共地传输容易产生共模干扰,所以抗噪声干扰性弱。(4) 传输距离有限,最大传输距离标准值为50 英尺,实际上也只能 用在50 米左右。针对RS-232-C 的不足,于是就不断出现了一些新的接口标准,RS-485 就是其中之一,它具有以下特点:1. RS-485 的电气特性:逻辑“1”以两线间的电压差为+(2—6) V 表示;逻辑“0”以两线间的电压差为-(2—6)V 表示。接口信号电平比RS-232-C 降低了,就不易损坏接口电路的芯片, 且该电平与TTL 电平兼容,可方便与TTL 电路连接。2. RS-485 的数据最高传输速率为10Mbps3. RS-485 接口是采用平衡驱动器和差分接收器的组合,抗共模干能力增强,即抗噪声干扰性好。4. RS-485 接口的最大传输距离标准值为4000 英尺,实际上可达 3000 米,另外RS-232-C接口在总线上只允许连接1 个收发器, 即单站能力。而RS-485 接口在总线上是允许连接多达128 个收发器。即具有多站能力,这样用户可以利用单一的RS-485 接口方便地建立起设备网络。因RS-485 接口具有良好的抗噪声干扰性,长的传输距离和多站能力等上述优点就使其成为首选的串行接口。 因为RS485 接口组成的半双工网络,一般只需二根连线,所以RS485接口均采用屏蔽双绞线传输。 RS485 接口连接器采用DB-9 的9 芯插头座,与智能终端RS485接口采用DB-9(孔),与键盘连接的键盘接口RS485 采用DB-9(针)。3. 采用RS485 接口时,传输电缆的长度如何考虑?答: 在使用RS485 接口时,对于特定的传输线经,从发生器到负载其数据信号传输所允许的最大电缆长度是数据信号速率的函数,这个 长度数据主要是受信号失真及噪声等影响所限制。下图所示的最大电缆长度与信号速率的关系曲线是使用24AWG 铜芯双绞电话电缆(线 径为0.51mm),线间旁路电容为52.5PF/M,终端负载电阻为100 欧 时所得出。(曲线引自GB11014-89 附录A)。由图中可知,当数据信 号速率降低到90Kbit/S 以下时,假定最大允许的信号损失为6dBV 时, 则电缆长度被限制在1200M。实际上,图中的曲线是很保守的,在实 用时是完全可以取得比它大的电缆长度。 当使用不同线径的电缆。则取得的最大电缆长度是不相同的。例 如:当数据信号速率为600Kbit/S 时,采用24AWG 电缆,由图可知最 大电缆长度是200m,若采用19AWG 电缆(线径为0。91mm)则电缆长 度将可以大于200m; 若采用28AWG 电缆(线径为0。32mm)则电缆 长度只能小于200m。

    标签: 232 RS 串行接口 电平

    上传时间: 2013-10-11

    上传用户:时代电子小智

  • Emu51Form软仿真计时器.

    Emu51Form是一个软仿真计时器,copy到keil\c51\bin下 project->option for target "target 1"->debug->dialog.dll->parameter改为-p51R -dEmu51Form即可在keil 7.0运行成功,因为使用的一些函数是在最新的AGSI文档中获得,所以大家试试在6.23下能不能用。

    标签: Form Emu 51

    上传时间: 2013-10-28

    上传用户:15736969615

  • 基于TMS320DM3730的H.264编码器移植与优化方法

    提出了一种在TI公司高性能数字信号处理器TMS320DM3730上进行H.264编码器(即x264编码器)移植与优化的方法,详细描述了在CCS4.2开发平台上进行x264编码器移植工作的基本原理和需要注意的问题。为了提高编码速度,针对DM3730处理器的结构特点,对x264编码器进行了优化,主要方法包括编译器优化、内存优化、C语言代码优化及汇编代码优化。对x264编码器进行的CIF格式编码测试结果表明,在均值信噪比略微降低的前提下,编码速度得到了显著提高,因此获得了更优的编码效率。

    标签: 3730 TMS 320 264

    上传时间: 2013-10-30

    上传用户:evil

  • 基于FPGA和CMX589A的GMSK调制器设计与实现

    GMSK信号具有很好的频谱和功率特性,特别适用于功率受限和信道存在非线性、衰落以及多普勒频移的移动突发通信系统。根据GMSK调制的特点,提出 亍一种以FPGA和CMX589A为硬件裁体的GMSK调制器的设计方案,并给出了方案的具体实现,包括系统结构、利用CMX589A实现的高斯滤波器、 FPGA实现的调制指数为O.5的FM调制器以及控制器。对系统功能和性能测试结果表明,指标符合设计要求,工作稳定可靠。 关键词:GMSK;DDS;FM调制器;FPGAl 引 言 由于GMSK调制方式具有很好的功率频谱特性,较优的误码性能,能够满足移动通信环境下对邻道干扰的严格要求,因此成为GSM、ETS HiperLANl以及GPRS等系统的标准调制方式。目前GMSK调制技术主要有两种实现方法,一种是利用GMSK ASIC专用芯片来完成,典型的产品如FX589或CMX909配合MC2833或FX019来实现GMSK调制。这种实现方法的特点是实现简单、基带信 号速率可控,但调制载波频率固定,没有可扩展性。另外一种方法是利用软件无线电思想采用正交调制的方法在FPGA和DSP平台上实现。其中又包括两种实现 手段,一种是采用直接分解将单个脉冲的高斯滤波器响应积分分成暂态部分和稳态部分,通过累加相位信息来实现;另一种采用频率轨迹合成,通过采样把高斯滤波 器矩形脉冲响应基本轨迹存入ROM作为查找表,然后通过FM调制实现。这种利用软件无线电思想实现GMSK调制的方法具有调制参数可变的优点,但由于软件 设计中涉及到高斯低通滤波、相位积分和三角函数运算,所以调制器参数更改困难、实现复杂。综上所述,本文提出一种基于CMX589A和FPGA的GMSK 调制器设计方案。与传统实现方法比较具有实现简单、调制参数方便可控和软件剪裁容易等特点,适合于CDPD、无中心站等多种通信系统,具有重要现实意义。

    标签: FPGA 589A GMSK CMX

    上传时间: 2013-10-24

    上传用户:thesk123

  • 基于FPGA的多路高速串并转换器设计

    高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES

    标签: FPGA 多路 串并转换

    上传时间: 2013-11-03

    上传用户:王小奇

  • PCM采编器的VerilogHDL语言设计

    介绍了PCM采编器的工作原理,并且详细解释了采用VerilogHDL语言用EDA的方法设计及实现PCM采编器的仿真及下栽过程,说明了PCM采编器在通信及广播领域的广泛用途。

    标签: VerilogHDL PCM 采编器 语言

    上传时间: 2014-12-30

    上传用户:changeboy

  • P82B96 I2C扩展器Demo使用简介

    P82B96是一款双极性I2C扩展芯片,在保持I2C系统的工作模式和特性不变的情况下,通过缓冲SDA和SCL总线上的数据来扩展通信距离,同时I2C扩展器P82B96提供了一种在标准I2C总线和其他总线配置间的无锁存、双向性的逻辑接口,它可以把I2C总线连接到2~15V的逻辑器件上,且不受I2C总线协议的限制和时钟速率的限制。能增加I2C总线的传输距离和节点上的负载数目。I2C扩展器P82B96彻底地解决了I2C总线在远距离传输的不足。

    标签: P82B96 Demo I2C 扩展器

    上传时间: 2013-10-27

    上传用户:13788529953