Xilinx-ISE

Xilinx FPGA Datasheet

XIlinx 7series FPGA Datasheet Select IO

标签： Datasheet Xilinx FPGA

上传时间： 2018-01-19

上传用户：hanzhi22
VIVADO集成开发环境时序约束

本文主要介绍如何在Vivado设计套件中进行时序约束，原文出自Xilinx中文社区。 Vivado软件相比于ISE的一大转变就是约束文件，ISE软件支持的是UCF(User Constraints File)，而Vivado软件转换到了XDC(Xilinx Design Constraints)。XDC主要基于SDC(Synopsys Design Constraints)标准，另外集成了Xilinx的一些约束标准，可以说这一转变是Xilinx向业界标准的靠拢。Altera从TimeQuest开始就一直使用SDC标准，这一改变，相信对于很多工程师来说是好事，两个平台之间的转换会更加容易些。

标签： VIVADO 集成开发环境时序约束

上传时间： 2018-07-13

上传用户：yalsim
元件库Xilinx CoolRunner-XPLA3 FPGA

Xilinx CoolRunner-XPLA3 FPGA，元器件库

标签： CoolRunner-XPLA Xilinx FPGA 元件库

上传时间： 2019-01-03

上传用户：mingrw
Xilinx Zynq-7000 嵌入式系统设计与实现

Xilinx Zynq-7000 嵌入式系统设计与实现书籍和源码，这个是百度云盘的形式上传的。

标签： Xilinx 7000 Zynq 嵌入式系统设计与实现、书籍和源码

上传时间： 2019-06-08

上传用户：风且行吖
xilinx的SDC文件使用手册

xilinx的SDC文件使用手册，供vivado开发人员使用

标签： xilinx SDC 使用手册

上传时间： 2020-02-11

上传用户：蒙奇D小鬼
Xilinx V7资料

V7系列资料，Xilinx官方XV7X690T原理图

标签： Xilinx

上传时间： 2021-07-28

上传用户：燃
XILINX FPGA开发板 SPARTAN6 XC6SLX16 DDR3 千兆以太网开发板PDF原

XILINX FPGA开发板 SPARTAN6 XC6SLX16 DDR3 千兆以太网开发板PDF原理图PCB+ALLEGRO原理图库PCB库文件

标签： xilinx fpga 开发板 spartan6 xc6slx16 ddr3 以太网

上传时间： 2021-10-23

上传用户：
华为FPGA设计规范 VERILOG约束编程规范时序分析等全套资料: FPGA技巧Xilinx.p

华为FPGA设计规范 VERILOG约束编程规范时序分析等全套资料:FPGA技巧Xilinx.pdfHuaWei Verilog 约束.rarSynplify工具使用指南(华为文档)[1].rar.rarVerilog HDL 华为入门教程.rarVerilog典型电路设计华为.rar一种将异步时钟域转换成同步时钟域的方法.pdf华为coding style.rar华为FPGA设计流程指南.doc华为FPGA设计规范.rar华为VHDL设计风格和实现.rar华为专利：一种快速无毛刺的时钟倒换方法.rar华为专利：华为小数分频.rar华为以太网时钟同步技术_时钟透传技术白皮书.rar华为硬件工程师手册目前最全版本.rar华为面经.doc华为面经.rar静态时序分析与逻辑...pdf

标签： 华为 fpga verilog

上传时间： 2021-11-05

上传用户：qdxqdxqdxqdx
Xilinx FPGA开发实用教程_[田耘著][清华大学出版社part2

Xilinx FPGA开发实用教程_[田耘著][清华大学出版社][2008][625页] - 副本.part2part1已上传，全部下载后修改文件名，统一后即可打开：https://dl.21ic.com/download/xilinx_fpga-482418.html

标签： FPGA开发实用教程 xilinx

上传时间： 2021-12-04

上传用户：得之我幸78
Xilinx FPGA 入门文档中文

Xilinx FPGA入门资料，全中文，包含SelectIO结构详解，时钟架构，收发器详解，PCB设计指导等，为更快速加入FPGA开发提供入门资料。

标签： xilinx fpga

上传时间： 2021-12-08

上传用户：