使用Xilinx ise工具中的ChipScope工具来查看转化后的DO数据是否正确.
标签： xilinx ise chipscope
上传时间： 2022-04-27
上传用户：
1 do文件简介do文件是一次执行多条命令的脚本，通过do文件可以把多个操作步骤简化成一条命令。2 do文件建立do文件建立方式较多，常用的建立方式有如下两种：a）在ModelSim软件中执行【File]->【New】->【Sourcel-【do1，会在ModelSim的MDI窗口中打开一个新的文件窗口，编辑完该do文件后执行【File]->【Save As.】即可保存成do文件：b）在Windows系统中新建一个记事本，在“另存为”的时候把后缀名改为.do也可以保存为do文件，可以以记事本的形式进行编辑，也可在ModelSim中打开进行编辑。3 do文件编写步骤ModelSim仿真的一般步骤如下：a）创建一个工程和工程库；b）加载设计文件，包括源文件和testbench文件：c）编译源文件；d）运行仿真，并查看结果：e）进行工程调试。
标签： do文件
上传时间： 2022-06-26
上传用户：
串口通讯大师源代码，相互学习嘛，蛮不错的rs232调试程序-Serial communication master source code and learn from each other do
标签： serial_COM
上传时间： 2013-07-06
上传用户：zhangjt
随着信息技术的发展，系统级芯片SoC(System on a Chip)成为集成电路发展的主流。SoC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。通过对8位增强型CPU内核的研究及其在FPGA(Field Programmable Gate Arrav)上的实现，对SoC设计作了初步研究。 在对Intel MCS-8051的汇编指令集进行了深入地分析的基础上，按照至顶向下的模块化的高层次设计流程，对8位CPU进行了顶层功能和结构的定义与划分，并逐步细化了各个层次的模块设计，建立了具有CPU及定时器，中断，串行等外部接口的模型。 利用5种寻址方式完成了8位CPU的数据通路的设计规划。利用有限状态机及微程序的思想完成了控制通路的各个层次模块的设计规划。利用组合电路与时序电路相结合的思想完成了定时器，中断以及串行接口的规划。采用边沿触发使得一个机器周期对应一个时钟周期，执行效率提高。使用硬件描述语言实现了各个模块的设计。借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线；在Synplify pro综合工具中完成了综合；使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。 设计了一个通用的扩展接口控制器对原有的8位处理器进行扩展，加入高速DI，DO以及SPI接口，增强了8位处理器的功能，可以用于现有单片机进行升级和扩展。 本设计的CPU全面兼容MCS-51汇编指令集全部的111条指令，在时钟频率和指令的执行效率指标上均优于传统的MCS-51内核。本设计以硬件描述语言代码形式存在可与任何综合库、工艺库以及FPGA结合开发出用户需要的固核和硬核，可读性好，易于扩展使用，易于升级，比较有实用价值。本设计通过FPGA验证。
上传时间： 2013-04-24
上传用户：jlyaccounts
·详细说明：是H.264白皮书的代码，用于视频压缩与解压缩，有一定的利用价值。 文件列表: h.264标准文档及jm .................\h.264-avc reference software decoder.doc .................\h.264-avc reference software encoder.do
上传时间： 2013-07-08
上传用户：牛津鞋
1.运行IARID.EXE，获取ID号 2.右键编辑"Do it.bat"，将其中ID改为IARID.EXE中获取到的ID，注意0x后面5个字符中如果有小写字母需要改为大写,如0x02dt5需要改为0x02DT5； 3.保存该文件，运行后生成一个avrsn.txt文件，在该文件中查找"AVR"，对应的序列号及License即为安装时所需注册内容。
上传时间： 2013-06-12
上传用户：laozhanshi111
One of the most misunderstood constructs in the Verilog language is the nonblockingassignment. Even very experienced Verilog designers do not fully understand how nonblockingassignments are scheduled in an IEEE compliant Verilog simulator and do not understand whenand why nonblocking assignments should be used. This paper details how Verilog blocking andnonblocking assignments are scheduled, gives important coding guidelines to infer correctsynthesizable logic and details coding styles to avoid Verilog simulation race conditions
上传时间： 2013-10-17
上传用户：tb_6877751
Abstract: Most magnetic read head data sheets do not fully specify the frequency-dependent components andare often vague when specifying other key parameters. In some cases, the specifications of two very similarheads from two different manufacturers might be quite different in terms of parameters specified and omitted.The limitations in the data sheets make designing an optimum card reading system unnecessarily difficult andtime consuming. This document outlines a strategy to overcome the above shortcomings and offers guidelinesto overcome the noise issues.
上传时间： 2013-11-13
上传用户：dysyase
Submission must be made within 10 days after the printhead upgrade.Failure to do so will void the 12-month warranty by TallyGenicom.
上传时间： 2013-11-22
上传用户：DXM35
Abstract: Electrolytic capacitors are notorious for short lifetimes in high-temperature applications such asLED light bulbs. The careful selection of these devices with proper interpretation of their specifications isessential to ensure that they do not compromise the life of the end product. This application notediscusses this problem with electrolytic capacitors in LED light bulbs and provides an analysis that showshow it is possible to use electrolytics in such products.
上传时间： 2013-11-17
上传用户：asdfasdfd
