为提高聚光光伏发电的太阳能利用率，提出了一种环形轨道式光伏发电双轴跟踪系统的设计方案。系统采用DSP控制伺服电机的方法，利用空间电压矢量脉宽调制(SVPWM)技术，形成了闭环的位置伺服控制。通过MATLAB／SIMULINK进行了速度环仿真，结果表明该系统运行稳定，具有较好的静态和动态特性。
上传时间： 2013-10-10
上传用户：Vici
本文介绍了一种基于DSP TMS320F2812和CPLD EPM7128SQC100的液晶模块的设计与实 现方法。将CPLD作为DSP与液晶模块之间连接的桥梁，解决了快速处理器DSP与慢速外设液晶模块的匹配问题，给出了硬件接口电路以及相关的程序设计，并在实际应用系统中成功运行。
上传时间： 2014-12-28
上传用户：xinhaoshan2016
DSP仿真器原理图(USB2.0)
上传时间： 2013-10-10
上传用户：电子世界
中文版详情浏览：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
标签： UltraScale Xilinx 架构
上传时间： 2013-11-13
上传用户：瓦力瓦力hong
电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。
上传时间： 2014-12-28
上传用户：18888888888
本文是基于Arria V和Cyclone V精度可调DSP模块的高性能DSP应用与实现（英文资料）
上传时间： 2014-12-28
上传用户：CHINA526
介绍了一种基于DSP和FPGA的磁铁电源控制器的设计方案，阐述了该控制器硬件系统的组成，包括信号调理电路、中间数据处理部分、后端的驱动电路。同时给出了DSP和FPGA之间通过SPI接口通信的具体流程和输出PWM波形死区部分的控制流程。设计的磁铁电源控制器有很好的控制和运算能力，同时具有很好的灵活性和可靠性。
上传时间： 2014-01-27
上传用户：suicoe
Alter FPGA的设计流程以及DSP设计.
上传时间： 2013-11-13
上传用户：caixiaoxu26
FPGA 具有轻松集成与支持新协议和新标准以及产品定制的能力，同时仍然可以实现快速的产品面市时间。在互联网和全球市场环境中，外包制造变得越来越普遍，这使得安全变得更加重要。正如业界领袖出版的文章所述，反向工程、克隆、过度构建以及篡改已经成为主要的安全问题。据专家估计，每年因为假冒产品而造成的经济损失达数十亿美元。国际反盗版联盟表示，这些假冒产品威胁经济的发展，并且给全球的消费类市场带来重大影响。本白皮书将确定设计安全所面临的主要威胁，探讨高级安全选择，并且介绍Xilinx 的新型、低成本SpartanTM-3A、Spartan-3AN 和Spartan-3A DSP FPGA 如何协助保护您的产品和利润。
上传时间： 2014-12-28
上传用户：松毓336
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮点DSP算法实现方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上传时间： 2013-11-07
上传用户：defghi010
