这是一个连通OPB和Wishbone Bus的Bridge, 能够让OPB与开源的Wishbone Bus连接通信, 从而使用基于Wishbone的许多开源IP Core
上传时间: 2016-05-29
上传用户:woshini123456
本文主要介绍和分析了在集成芯片设计中几种常用的片上系统总线-CoreConnect 总线、MBA 总线、Wishbone 总线和OCP 总线,通过比较这些总线的特性及适用范围,展望了它们的发展前景。
标签: CoreConnect Wishbone 总线 MBA
上传时间: 2014-11-17
上传用户:黄华强
---- ---- ---- Wishbone Wishbone_BFM IP Core ---- ---- ---- ---- This file is part of the Wishbone_BFM project ---- ---- http://www.opencores.org/cores/Wishbone_BFM/ ---- ---- ---- ---- Description ---- ---- Implementation of Wishbone_BFM IP core according to ---- ---- Wishbone_BFM IP core specification document.
标签: Wishbone_BFM Wishbone Wishbon Core
上传时间: 2016-09-03
上传用户:lanjisu111
// -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : Unknown, Use with caution! // Description Specification // General Description: 8, 16, 32-bit Wishbone Master // Supported cycles: MASTER, READ/WRITE // MASTER, BLOCK READ/WRITE // MASTER, RMW // Data port, size: 8, 16, 32-bit // Data port, granularity 8-bit // Data port, Max. operand size 32-bit // Data transfer ordering: little endian // Data transfer sequencing: undefined
标签: Description Behavorial wb_master Filename
上传时间: 2014-07-10
上传用户:zhanditian
Introduce the Wishbone bus .
标签: Introduce Wishbone the bus
上传时间: 2013-11-28
上传用户:lacsx
SoC-Wishbone System IP核的VHDL语言源代码
标签: SoC-Wishbone System VHDL IP核
上传时间: 2016-12-07
上传用户:13188549192
ethernet Wishbone interface
标签: interface ethernet Wishbone
上传时间: 2013-12-28
上传用户:h886166
Wishbone 和 USB总线结构的介绍
上传时间: 2013-12-21
上传用户:love1314
Wishbone i2c master vhdl code
上传时间: 2017-02-16
上传用户:sunjet
spi Wishbone bus code
上传时间: 2013-12-30
上传用户:Amygdala