Wishbone
共 42 篇文章
Wishbone 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 42 篇文章，持续更新中。
i2c 源码测试文件
i2c 源码测试文件摘要
Philips 开发的I²C 总线是一个简单的双向两线总线，能实现有效的IC之间控制, 所有符合I²C总线的器件组合了一个片上接口，使器件之间直接通过I²C 总线通讯。因而解决了很多在设计数字控制电路时遇到的接口问题。Wishbone 总线最先是由Silicon公司提出，它通过在IP核之间建立一个通用接口完成互连。可以用于在软核、固核以及硬核之间进行互联。它的优
WISHBONE共享总线的研究与实现
2005年全国单片机与嵌入式系统学术交流会论文，本文首先介绍了常用的WISHBONE片上总线，分析其特性和使用范围；接着对 WISHBONE总线的共享总线链接方式进行重点分析并做了实现；最后，是对WISHBONE片上总线未来的发展趋势的预测。
wishbone spec
WISHBONE System-on-Chip (SoC)Interconnection Architecture for Portable IP Cores
基于FPGA的网络存储系统的研究与设计.rar
信息技术的快速发展，使人们对数据传输的要求越来越高，无论是对速度，还是对系统的存储容量、体积、造价、稳定性都提出了更高要求。本文研究设计的是基于FPGA的网络存储系统。系统以IDE接口类型的大容量硬盘作为存储介质，利用基于FPGA的Nios嵌入式系统对硬盘进行控制，对数据进行无压缩存储，实现脱机操作。 本文中，IDE控制器的FPGA设计分成两大模块：ATA主机模块和wishbone从机模块，所有模
FPGA读取SD卡扇区数据
FPGA直接读取SD卡扇区数据(wishbone_verilog_quartus工程)，SDIO模式。 opencore免费wishbone ip核
Altium Designer 09 中文版软件下载，附破解安装教程
<p><span style="font-size: 14px;">Altium Designer Summer 09的发布延续了连续不断的新特性和新技术的应用过程。这必将帮助用户更轻松地创建下一代电子设计。同时，我们将令Altium Designer更符合电子设计师的要求。Altium的一体化设计结构将硬件、软件和可编程硬件集合在一个单一的环境中，这将令用户自由地探索新的设计构想。在整个设计构成
LPC master verilog source（内附LPC标准协议文档）
<p>
用户接口Wishbone bus 接口，
</p>
<p>
驱动LPC master去主动访问 slave 寄存器表（地址可更改）
</p>
<p>
读取到寄存器封装到用户层
</p>
<p>
可按要求更改设计
</p>
VHDL MAC wishbone VHDL MAC wishbone
VHDL MAC wishbone VHDL MAC wishbone
uart协议、实现、验证
uart协议、实现、验证，基于wishbone协议，工业标准为16550A
wishbone i2c master vhdl code
wishbone i2c master vhdl code
SoC-Wishbone System IP核的VHDL语言源代码
SoC-Wishbone System IP核的VHDL语言源代码
---- ---- ---- WISHBONE Wishbone_BFM IP Core ---- ---- ---- ---- This file is part of the Wishbon
---- ----
---- WISHBONE Wishbone_BFM IP Core ----
---- ----
---- This file is part of the Wishbone_BFM project ----
---- http://www.opencores.org/cores/Wishbone_BFM/ ----
---- ----
---- Descript
这是一个连通OPB和Wishbone Bus的Bridge, 能够让OPB与开源的Wishbone Bus连接通信
这是一个连通OPB和Wishbone Bus的Bridge, 能够让OPB与开源的Wishbone Bus连接通信， 从而使用基于Wishbone的许多开源IP Core
这个是在ＯＰＥＮＣＯＲＥ上收集的wishbone总线的开发说明和指导
这个是在ＯＰＥＮＣＯＲＥ上收集的wishbone总线的开发说明和指导，随着电子设计开源ＩＰ的大量应用，wishbone总线也越来越普及。
WISHBONE revB2 compiant I2C master core
WISHBONE revB2 compiant I2C master core
这是用pci-wishbone核和16450串口核在xilinx的fpga上实现的串口程序
这是用pci-wishbone核和16450串口核在xilinx的fpga上实现的串口程序，用verilog实现，ise7.1，不知道这里可不可以上传硬件的程序~
一个简单的ＳＰＩ ＩＰ核
一个简单的ＳＰＩ ＩＰ核，SPI Core Specifications 可以从说明文档中找到！
The simple Serial Peripheral Interface core is an enhanced version of the Serial Peripheral Interface found on Motorola s M68HC11 family of CPUs. The
wishbone总线协议详细的技术说明文挡！
wishbone总线协议详细的技术说明文挡！
VIP专区-嵌入式/单片机编程源码精选合集系列（126）
<b>VIP专区-嵌入式/单片机编程源码精选合集系列（126）</b><font color="red">资源包含以下内容：</font><br/>1. 嵌入式开发讲义.<br/>2. can总线部分的基本应用.<br/>3. sysinternals公司的文件系统监视工具源代码.<br/>4. c8051f的控制直流电动机的源程序.<br/>5. proteus仿真LIUSHUIDENG的例子.
Wishbone to LPC (Low-Pin Count) Bridge, includes master and slave modules. Supports 8-bit I/O Read a
Wishbone to LPC (Low-Pin Count) Bridge, includes master and slave modules. Supports 8-bit I/O Read and Write cycles, 8-bit Memory Read/Write cycles, DMA cycles, and up to 32-bit Firmware memory read/w