This a state-machine driven rs232 serial port interface to a "Wishbone" // type of bus.
This a state-machine driven rs232 serial port interface to a "Wishbone" // type of bus....
Wishbone总线最先是由Silicore公司提出,己被移交给OpenCores组织维护,它通过在IP核之间建立一个通用接口完成互连。可以用于在软核、固核以及硬核之间进行互联。
This a state-machine driven rs232 serial port interface to a "Wishbone" // type of bus....
这个是在OPENCORE上收集的wishbone总线的开发说明和指导,随着电子设计开源IP的大量应用,wishbone总线也越来越普及。...
-- WISHBONE revB2 compiant I2C master core -- -- author: Richard Herveille -- rev. 0.1 based on s...
Wishbone to LPC (Low-Pin Count) Bridge, includes master and slave modules. Supports 8-bit I/O Read a...
这是用pci-wishbone核和16450串口核在xilinx的fpga上实现的串口程序,用verilog实现,ise7.1,不知道这里可不可以上传硬件的程序~...
本文主要介绍和分析了在集成芯片设计中几种常用的片上系统总线-CoreConnect 总线、MBA 总线、Wishbone 总线和OCP 总线,通过比较这些总线的特性及适用范围,展望了它们的发展前景。...