📚 Vite-Frias技术资料

📦 资源总数：2

💻 源代码：13

🔥 Vite-Frias热门资料

该论文阐述了用于硬件信号处理的基于4基数12点快速傅立叶变换的VHDL核的设计过程。作者：Vite-Frias Jose Alberto、Romero-Troncoso Rene de Jesus、Ordaz-Moreno...

📅 2014-01-23 👤 xmsmh

Romero-Troncoso Vite-Frias Alberto Jesus

GSM信道译码测试条件:上行DSP时钟@169MHz--->(STM #0xC007,CLKMD) SDCCH---->抽取比特固定为1bit需要时间1.2ms(viterbi解码算法)||1.06ms(非viterbi译码算法) 抽取比特如果为4bit需...

📅 2016-12-12 👤 851197153

CLKMD SDCCH 1bit gt

📂 Vite-Frias资料分类