verilong串口发送
* 功能说明: * 将并行输入的 8位数据在数据已好信号有效时,通过串口串行发送 * * 端口说明: * 输出 * tx - 串口数据发送 * * 输入 * stb - 输入数据已好信号 * dat...
* 功能说明: * 将并行输入的 8位数据在数据已好信号有效时,通过串口串行发送 * * 端口说明: * 输出 * tx - 串口数据发送 * * 输入 * stb - 输入数据已好信号 * dat...
基于Verilog实现的电子时钟设计,支持时分秒调节功能,适用于EDA开发与数字电路设计,包含完整代码及逻辑说明。...
北航夏雨闻的Verilong课件,与夏雨闻写的Verilog数字系统设计教程配套...
cpu IP 核设计的verilong代码...
16位快速加法器verilong实现,很值得一看~...