Verilog_HDL
Verilog HDL是数字系统设计中不可或缺的硬件描述语言，广泛应用于FPGA开发、ASIC设计及验证等领域。掌握Verilog能够帮助工程师高效地进行逻辑电路设计与仿真，提高项目开发效率。本页面汇集了24个精选Verilog资源，涵盖从基础语法到高级应用的全面教程与实例代码，适合初学者入门学习及...
共 35 份资源
源代码 13
Verilog_HDL 源代码 13 份
verilog_hdl讲座第一讲verilog_hdl与cpldfpga设计.kdh
verilog_hdl卡梅隆大学讲义.pdf
verilog_hdl讲座第三讲verilog_hdl的基本概念.kdh
verilog_hdl讲座第二讲构筑verilog_hdl学习所需要的环境.kdh
verilog_hdl讲座第四讲verilog_hdl仿真软件的基本操作.kdh
cpld_for_lcd.fld
verilog_hdl讲座第八讲用verilog_hdl做cpld设计时序逻辑电路的实现.kdh
verilog_hdl的基本语法详解（夏宇闻版）.doc
verilog_hdl的基本语法详解（夏宇闻版）.doc
cpld_for_lcd.map.qmsg