VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
8051的verilog源代码,verilog写的,文档齐全!...
👤 leehom61
⬇️ 187 次下载
UART实验Verilog HDL代码,用于FPGA...
👤 linlin
⬇️ 100 次下载
RS232 verilog design...
👤 weixiao99
⬇️ 83 次下载
verilog语言参考手册,对verilog语法描述比较详细,适合初学者...
👤 熊少锋
⬇️ 131 次下载
verilog的视频采集程序,verilog的视频采集程序...
👤 bcjtao
⬇️ 163 次下载