一个verilog代码,该代码很适合初学者熟悉FPGA的开发流程,主要功能为实现七段代码管的显示,主要针对xilinx公司spartan3系列的FPGA
标签: verilog 代码
上传时间: 2014-01-05
上传用户:一诺88
system verilog LRM 3.1
标签: verilog system LRM 3.1
上传时间: 2013-12-19
上传用户:sjyy1001
《Verilog HDL 程序设计教程》2
标签: Verilog HDL 程序设计 教程
上传时间: 2015-11-12
上传用户:lindor
《Verilog HDL 程序设计教程》3
上传用户:yepeng139
《Verilog HDL 程序设计教程》4
上传用户:lacsx
《Verilog HDL 程序设计教程》5
上传时间: 2014-01-17
上传用户:a3318966
《Verilog HDL 程序设计教程》6
上传时间: 2013-12-17
上传用户:来茴
《Verilog HDL 程序设计教程》7
上传时间: 2013-12-09
上传用户:siguazgb
《Verilog HDL 程序设计教程》8
上传时间: 2013-12-24
上传用户:569342831
《Verilog HDL 程序设计教程》9
上传时间: 2013-12-25