关于FFT实现的Verilog代码，
上传时间： 2016-04-11
上传用户：脚趾头
4 digital LED dynamic display的Verilog HDL源代码，它能动态的显示4位数，为FPGA 的DEBUG 提供便利，非常经典，简单易懂，并且经过了Modelsim/ISE/FPGA(XC3S250ETQ144)验证和实现，好的行为模型就应该大家分享。
标签： digital Verilog dynamic display
上传时间： 2016-04-12
上传用户：坏天使kk
AC97芯片的verilog实现，有兴趣可以研究下。verilog是一种硬件开发语言，语法与c类似。与VHDL并列为IC开发两大编程语言
上传时间： 2014-01-09
上传用户：shawvi
DCT source code,verilog代码。有兴趣的可以参考下。
上传时间： 2013-12-31
上传用户：66666
VerilogHDL硬件描述语言(简单的Verilog HDL语法
标签： VerilogHDL Verilog HDL 硬件描述语言
上传时间： 2016-04-12
上传用户：xuan‘nian
练习并掌握多任务实时操作系统下Task 调度、Task 间主要通信手段（信号量、消息队列等）、RISC 处理器 I/O 端口控制等内容，并形成嵌入式实时应用软件的良好编程习惯。创建多Task，为每个Task 创建私有的Message Queue，每个Task 只通过自己的私有Message Queue 接收消息；Task 间消息通信通过向对方私有MessageQueue 发送消息完成。 Task1：管理Task。负责系统启动时同步系统中其他Task 的启动同步，利用信号量的semFlush()完成。同时接收各Task 的告警信息，告警信息需编号以logmsg 方式输出。本task 负责系统结束时的Task 删除处理。 Task2：console 命令行接收Task。接收并分析console 发来的命令行及参数。自行设置5 种以上命令，并根据命令的内容向Task3 或/及Task4 发送激励消息。同时实现系统退出命令，使系统采用适当方式安全退出。收到非法命令向Task1告警。 Task3：Led 控制Task。接收Led 控制消息（命令），自定义Led 显示方式表现命令执行情况。本task 应负责led 相关I/O port 初始化。收到非法led 控制命令向Task1 告警。 Task4：console 输出Task。接收需打印输出的字串消息（命令），输出到console。收到长度为0 或超常字串向Task1 告警。
上传时间： 2016-04-12
上传用户：iswlkje
基于Maxplus2的Verilog编程，实现交通灯功能（包含倒计时）
上传时间： 2016-04-13
上传用户：SimonQQ
CRC校验串行实现方法,verilog源码,利用反馈线性移位寄存器的方法,实现简单,适用于串行通信协议中的CRC校验.
上传时间： 2014-11-24
上传用户：朗朗乾坤
CRC校验并行实现,Verilog源码.8位数据输入,实现速度快,适用与各种类型的器件.
上传时间： 2016-04-13
上传用户：标点符号
我刚完成的基于Quartus Two 开发环境全部用Verilog硬件描述语言编译无误的MSK调制解调器
上传时间： 2016-04-14
上传用户：CHINA526
