Verilog-RISC

高性能、低功耗的8 位AVR® 微处理器 • 先进的RISC 结构

高性能、低功耗的8 位AVR® 微处理器 • 先进的RISC 结构，JTAG 接口( 与IEEE 1149.1 标准兼容)

标签： 8226 RISC AVR reg

上传时间： 2013-12-29

上传用户：星仔
ARM7硬件说明与开发 The ARM7 is a low-power, general purpose 32-bit RISC microprocessor macrocell for use i

ARM7硬件说明与开发 The ARM7 is a low-power, general purpose 32-bit RISC microprocessor macrocell for use in application or customer-specific integrated circuts (ASICs or CSICs). Its simple, elegant and fully static design is particularly suitable for cost and power-sensitive applications. The ARM7’s small die size makes it ideal for integrating into a larger custom chip that could also contain RAM, ROM, logic, DSP and other cells.

标签： ARM7 microprocessor low-power macrocell

上传时间： 2013-12-17

上传用户：3到15
advanced digital design with the verilog hdl

advanced digital design with the verilog hdl

标签： advanced digital verilog design

上传时间： 2013-12-15

上传用户：爺的气质
我收藏的北京大学的verilog的PPT,希望对大家有用,这是1-9章,随后上传剩下的

我收藏的北京大学的verilog的PPT,希望对大家有用,这是1-9章,随后上传剩下的

标签： verilog 大学家

上传时间： 2014-11-24

上传用户：wfl_yy
16位加法器的流水线计算,verilog代码

16位加法器的流水线计算,verilog代码，用于FPGA平台。

标签： verilog 加法器代码流水线

上传时间： 2013-12-18

上传用户：维子哥哥
Viterbi算法的Verilog源代码。

Viterbi算法的Verilog源代码。

标签： Viterbi Verilog 算法源代码

上传时间： 2014-01-07

上传用户：asdfasdfd
SPI协议的VHDL/Verilog语言实现。

SPI协议的VHDL/Verilog语言实现。

标签： Verilog VHDL SPI 协议

上传时间： 2015-08-16

上传用户：baiom
龙芯2E处理器用户手册中国科学院计算技术研究所意法半导体公司 2006年 9 月龙芯2E处理器是一款实现64位MIPS III 指令集的通用RISC处理器。龙芯2E的指令流水线每个时钟周

龙芯2E处理器用户手册中国科学院计算技术研究所意法半导体公司 2006年 9 月龙芯2E处理器是一款实现64位MIPS III 指令集的通用RISC处理器。龙芯2E的指令流水线每个时钟周期取四条指令进行译码，并且动态地发射到五个全流水的功能部件中。虽然指令在保证依赖关系的前提下进行乱序执行，但是指令的提交还是按照程序原来的顺序，以保证精确中断和访存顺序执行。

标签： 2006 MIPS RISC 龙芯2E

上传时间： 2015-08-18

上传用户：saharawalker
曼码解码的Verilog代码.可以多平台运行,此是第一部分,共四部分.

曼码解码的Verilog代码.可以多平台运行,此是第一部分,共四部分.

标签： Verilog 分解码代码

上传时间： 2015-08-19

上传用户：GavinNeko
此是进行循环冗余效验的Verilog编码

此是进行循环冗余效验的Verilog编码，适合多种标准，如CRC16

标签： Verilog 循环冗余编码

上传时间： 2013-12-22

上传用户：refent