强烈推荐下载,verilog状态机实例.可以在modelsim下运行.
标签： modelsim verilog 状态
上传时间： 2014-01-06
上传用户：GavinNeko
还是一个verilog原代码,可以在modelsim下运行,强烈推荐下载
标签： modelsim verilog 代码
上传时间： 2015-05-14
上传用户：亚亚娟娟123
arm verilog hdl ip core
标签： verilog core arm hdl
上传时间： 2014-01-14
上传用户：wang0123456789
维特比解码器低功耗设计verilog编码完整的程序可直接用
标签： verilog 解码器 低功耗设计 编码
上传时间： 2013-12-18
上传用户：silenthink
Arbiter.v verilog实现 三路请求，使用循环策略的仲裁器 含有看门狗电路
标签： Arbiter verilog
上传时间： 2013-12-10
上传用户：qlpqlq
verilog 实现 优化的16位比较器 可以输出大于，小于，等于。模块化设计，可扩展为32位
标签： verilog 比较器 输出
上传时间： 2015-05-16
上传用户：dongbaobao
很好的VERILOG入门教程!个人感觉比Philip Moorby那本容易看懂
标签： VERILOG Philip Moorby 入门教程
上传时间： 2015-05-17
上传用户：zsjzc
关于序列发生器的verilog. 希望能帮大家。
标签： verilog 序列 发生器 家
上传时间： 2013-12-28
上传用户：colinal
CRC循环校验码的VERILOG源文件，在MODELSIM下的一个工程。
标签： VERILOG CRC 循环 校验码
上传时间： 2015-05-20
上传用户：woshiayin
奇偶校验码的VERILOG源码，为MODELSIM下的一个工程。有测试文件。
标签： VERILOG 奇偶校验码 源码
上传时间： 2014-01-22
上传用户：稀世之宝039
