同步FIFO( Verilog HDL )
同步FIFO( Verilog HDL )...
同步FIFO( Verilog HDL )...
信道估计Verilog编程,本程序开发环境为Xilinx ISE7.1...
自动增益控制Verilog编程,本程序开发环境为xilinx ISE7.1...
硬件描述语言verilog HDL语法讲解,附实例,该教程通俗易懂。...
verilog原理与应用 作者:Michael D. Ciletti...
中文版Verilog HDL 简明教程。HTML格式,简单易懂,对与初学者而言绝对是好用,易用的东东。...
sdram controller.verilog...
用最少的CPLD资源,用Verilog在QuartusII7.1上实现的1280分频....
VHDL/Verilog FSM的优化写法...
可综合Verilog风格,英文版,50页.初学必读....