主要介绍testbench的写法,很经典的好书
上传时间: 2014-01-05
上传用户:shanxiliuxu
提出一种基于FPGA的实时视频信号处理平台的设计方法,该系统接收低帧率数字YCbCr 视频信号,对接收的视频信号进行格式和彩色空间转换、像素和,利用片外SDRAM存储器作为帧缓存且通过时序控制器进行帧率提高,最后通过VGA控制模块对图像信号进行像素放大并在VGA显示器上实时显示。整个设计使用Verilog HDL语言实现,采用Altera公司的EP2S60F1020C3N芯片作为核心器件并对功能进行了验证。
上传时间: 2013-11-10
上传用户:sjb555
NiosII软核处理器是Altera公司开发,基于FPGA操作平台使用的一款高速处理器,为了适应高速运动图像采集,提出了一种基于NiosII软核处理的步进电机接口设计,使用verilog HDL语言完成该接口设计,最后通过QuartusII软件,给出了实验仿真结果。
上传时间: 2014-12-28
上传用户:jiwy
fpga
上传时间: 2013-10-11
上传用户:q3290766
学习FPGA的必备知识
上传时间: 2014-12-28
上传用户:jyycc
设计了一种基于FPGA纯硬件方式实现方向滤波的指纹图像增强算法。设计采用寄存器传输级(RTL)硬件描述语言(Verilog HDL),利用时分复用和流水线处理等技术,完成了方向滤波指纹图像增强算法在FPGA上的实现。整个系统通过了Modelsim的仿真验证并在Terasic公司的DE2平台上完成了硬件测试。设计共消耗了3716个逻辑单元,最高处理速度可达92.93MHz。以50MHz频率工作时,可在0.5s以内完成一幅256×256指纹图像的增强处理。
上传时间: 2013-10-12
上传用户:拢共湖塘
数字三相锁相环中含有大量乘法运算和三角函数运算,占用大量的硬件逻辑资源。为此,提出一种数字三相锁相环的优化实现方案,利用乘法模块复用和CORDIC算法实现三角函数运算,并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明,优化后的数字三相锁相环大大节省了FPGA的资源,并能快速、准确地锁定相位,具有良好的性能。
上传时间: 2013-11-15
上传用户:yjj631
根据突发OFDM系统的特点,提出了一种具有实用价值的OFDM帧同步方法。在经典SC算法的基础上,提出了改进型SC算法和基于时域PN序列的改进型SC算法。对这两种算法进行了仿真对比,仿真结果表明基于时域PN序列的SC算法能够实现突发帧的精同步,而改进型SC算法只能实现粗同步。但是改进型SC算法更适合FPGA实现,采用Verilog HDL语言,在Quartus II上完成开发,同时给出了其在ModelSim 6.5b下的仿真结果,结果表明,方案是完全可行的。
上传时间: 2013-11-12
上传用户:yulg
设计和实现了U盘SoC。本系统包括USB CORE和已验证过的CPU核、Nandflash、UDC_Control等模块,模块间通过总线进行通信。其中USB CORE为本文设计的重点,用Verilog HDL语言实现,同时并为此设计搭建了功能完备的Modelsim仿真环境,进行了仿真验证。
上传时间: 2013-11-12
上传用户:lgnf
介绍一款基于SOPC的TFT-LCD触控屏控制器IP核的设计与实现。采用Verilog HDL作控制器的模块设计,并用ModelSim仿真测试,验证其正确性;利用嵌入式SOPC开发工具,在开发板上完成触控屏显示驱动及其控制模块的系统设计,给出系统硬、软件设计,实现TFT-LCD触控屏彩条显示。这款触控屏控制器IP核具备较强的通用性和兼容性,具有一定的使用范围和应用价值。
上传时间: 2013-12-24
上传用户:sdq_123