Verilog-HDL
Verilog-HDL是数字系统设计中不可或缺的硬件描述语言，广泛应用于FPGA开发、ASIC设计及仿真验证。它支持行为级、寄存器传输级和门级建模，为复杂电路设计提供了强大的表达能力。掌握Verilog-HDL对于提升工程师在集成电路领域的竞争力至关重要。本站提供3279个精选Verilog-HDL...
资源总数
500
Verilog-HDL 全部资料 500 份
verilog hdl. for igginner. tutorial in word file1 KAMPATE
verilog hdl. for igginner. tutorial in word file1 KAMPATE
2015-04-07
121
《Verilog HDL程序设计与应用》
《Verilog HDL程序设计与实践》系统讲解了Verilog HDL的基本语法和高级应用技巧，对于每个知识点都按照开门见山、自顶向下的方式来组织内容，在介绍相关知识点之前，先告诉读者其出现的背景、本质特征以及应用场景，让读者不仅掌握基本...
2013-11-22
80
《Verilog HDL程序设计与应用》
《Verilog HDL程序设计与实践》系统讲解了Verilog HDL的基本语法和高级应用技巧，对于每个知识点都按照开门见山、自顶向下的方式来组织内容，在介绍相关知识点之前，先告诉读者其出现的背景、本质特征以及应用场景，让读者不仅掌握基本...
2013-11-21
70
Verilog HDL高级数字设计
·作者：[美]Michael D.Ciletti出版社：电子工业出版社 内容简介：本书通过大量完整的实例讲解了使用VerilogHDL进行超大规模集成电路设计的结构化建模方法、关键步骤和设计验证方法等实用内容。全书共分11章，涵盖...
2013-06-19
44