Verilog-HDL
Verilog-HDL是数字系统设计中不可或缺的硬件描述语言，广泛应用于FPGA开发、ASIC设计及仿真验证。它支持行为级、寄存器传输级和门级建模，为复杂电路设计提供了强大的表达能力。掌握Verilog-HDL对于提升工程师在集成电路领域的竞争力至关重要。本站提供3279个精选Verilog-HDL...
资源总数
500
Verilog-HDL 热门资料
查看全部 500 份 →采用Verilog HDL语言编写的曼彻斯特码
采用Verilog HDL语言编写的曼彻斯特码， 文件列表： help md.v md_tf.v me.v me_tf.v med.v
2016-12-08
150
移位运算器SHIFTER 使用Verilog HDL 语言编写
移位运算器SHIFTER 使用Verilog HDL 语言编写，其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路，在J钟信号到来时状态产生变化， CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态，具有数据装入...
2014-01-16
86
Verilog-HDL实践与应用系统设计 210页 18.0M.pdf
可编程逻辑器件相关专辑 96册 1.77GVerilog-HDL实践与应用系统设计 210页 18.0M.pdf
2014-05-05
74