Verilog-HDL
Verilog-HDL是数字系统设计中不可或缺的硬件描述语言，广泛应用于FPGA开发、ASIC设计及仿真验证。它支持行为级、寄存器传输级和门级建模，为复杂电路设计提供了强大的表达能力。掌握Verilog-HDL对于提升工程师在集成电路领域的竞争力至关重要。本站提供3279个精选Verilog-HDL...
资源总数
500
Verilog-HDL 热门资料
查看全部 500 份 →VerilogHDL_advanced_digital_design_code_Ch6 Verilog HDL 高级数字设计源码ch6
VerilogHDL_advanced_digital_design_code_Ch6 Verilog HDL 高级数字设计源码ch6
2016-02-12
190
VerilogHDL_advanced_digital_design_code_Ch7 Verilog HDL 高级数字设计 源码ch7
VerilogHDL_advanced_digital_design_code_Ch7 Verilog HDL 高级数字设计 源码ch7
2013-12-23
21
I2C to GPIO Port expander的Verilog HDL 程序原码
I2C to GPIO Port expander的Verilog HDL 程序原码，直接可在Quartus环境下运行。
2016-05-19
62
Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序
Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序，实际测试可用。可以直接跟上位机连接，传输数据。
2016-10-13
103