Verilog+Code
Verilog+Code技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
资源总数
500
Verilog+Code 全部资料 500 份
用Verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能
用Verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能
2013-12-15
125
用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机
用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机
2013-12-12
95
次文件是华为的Verilog入门教程 对于那些用VerilogHDL做硬件设计的人肯定有帮助！
次文件是华为的Verilog入门教程 对于那些用VerilogHDL做硬件设计的人肯定有帮助！
2016-02-04
98
用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机。
用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机。
2013-12-25
106
RS232 verilog coding 全参数化设计 可以自己设定波特率 时钟频率等 完全FPGA实现调通
RS232 verilog coding 全参数化设计 可以自己设定波特率 时钟频率等 完全FPGA实现调通
2016-12-28
86
数字集成电路设计入门 --从HDL到版图 于敦山 北大微电子学系 Verilog完整课件
数字集成电路设计入门 --从HDL到版图 于敦山 北大微电子学系 Verilog完整课件，是学习verilog HDL的很好的参考资料。
2013-12-23
72