众所周知，信息传输的核心问题是有效性和可靠性，调制解调技术的发展正是体现了这一思想。从最早的模拟调幅调频技术的日益完善，到现在数字调制技术的广泛运用，使得信息的传输更为有效和可靠。QAM调制作为一种新的调制技术，因其具有很高的频带利用率而得到了广泛的应用。 本文对基于FPGA的16QAM调制解调进行了讨论和研究。首先对16QAM调制解调原理进行了阐述，建立了16QAM调制解调系统的数学模型，然后通过分析提出了基于FPGA的16QAM调制解调系统的设计方案。最后编写Verilog代码实现了算法仿真。 FPGA芯片采用的是Altera公司的大规模集成电路芯片Cyclone系列的EPlC20F32417，并通过软件编程对其进行了相关调试。文中详细介绍了基带成形滤波器、载波恢复和定时同步的基本原理及其设计方法。首先用Matlab对整个16QAM系统进行了软件仿真；然后用硬件描述语言Verilog HDL在QuartusⅡ环境下完成了系统关键算法的编写、行为仿真和综合，最后详细阐述了异步串口(UART)的FPGA实现，把我们编写的Verilog程序下载到EPlC20F32417芯片上效果很好。
上传时间： 2013-06-12
上传用户：q123321
本文以Turbo码编译码器的FPGA实现为目标，对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先，在理论上对Turbo码的编译码原理进行了介绍，确定了Max-log-MAF算法的译码算法，结合CCSDS标准，在实现编码器时，针对标准中给定的帧长、码率与交织算法，以及伪随机序列模块与帧同步模块，提出了相应解决方案；而在相应的译码器设计中，采用了FPGA设计中“自上而下”的设计方法，权衡硬件实现复杂度与处理时延等因素，优先考虑面积因素，提高元件的重复利用率和降低电路复杂度，来实现Turbo码的Max-log-MAP算法译码。把整个系统分割成不同的功能模块，分别阐述了实现过程。 然后，基于Verilog HDL 设计出12位固点数据的Turbo编译码器以及仿真验证平台，与用Matlab语言设计的相同指标的浮点数据译码器进行性能比较，得到该设计的功能验证。 最后，研究了Tuxbo码译码器几项最新技术，如滑动窗译码，归一化处理，停止迭代技术结合流水线电路设计，将改进后的译码器与先前设计的译码器分别在ISE开发环境中针对目标器件xilinx Virtex-Ⅱ500进行电路综合，证实了这些改进技术能有效地提高译码器的吞吐量，减少译码时延和存储器面积从而降低功耗。
上传时间： 2013-04-24
上传用户：haohaoxuexi
本文应用EDA技术，基于FPGA器件设计与实现UART，并采用CRC校验。主要工作如下： 1、在异步串行通信电路部分完全用FPGA来实现。选用Xilinx公司的SpartanⅢ系列的XC3S1000来实现异步串行通信的接收、发送和接口控制功能，利用FPGA集成度比较高，具有在线可编程能力，在其完成各种功能的同时，完全可以将串行通信接口构建其中，可根据实际需求分配资源。 2、利用VerilogHDL语言非常容易掌握，功能比VHDL更强大的特点，可以在设计时不断修改程序，来适用不同规模的应用，而且采用Verilog输入法与工艺性无关，利用系统设计时对芯片的要求，施加不同的约束条件，即可设计出实际电路。 3、利用ModelSim仿真工具对程序进行功能仿真和时序仿真，以验证设计是否能获得所期望的功能，确定设计程序配置到逻辑芯片之后是否可以运行，以及程序在目标器件中的时序关系。 4、为保证数据传输的正确性，采用循环冗余校验CRC(CyclicRedundancyCheck)，该编码简单，误判概率低，为了减少硬件成本，降低硬件设计的复杂度，本设计通过CRC算法软件实现。 实验结果表明，基于EDA技术的现场可编程门阵列FPGA集成度高，结构灵活，设计方法多样，开发周期短，调试方便，修改容易，采用FPGA较好地实现了串行数据的通信功能，并对数据作了一定的处理，本设计中为CRC校验。另外，可以利用FPGA的在线可编程特性，对本设计电路进行功能扩展，以满足更高的要求。
上传时间： 2013-04-24
上传用户：Altman
随着电子科学、图像传输处理技术与理论的迅速发展，机器人视频监控技术的实际研究与应用曰益得到重视，并不断地在许多领域取得骄人的成果。特别是近年来，机器人视频监控技术已成为高技术领域一个重要的研究课题。 本论文详细介绍了一种机器人视频监视系统的设计方案，实现了具有前端视频采集、图像传输处理功能的FPGA系统。该系统采用Altera公司的FPGA芯片作为中央处理器，由视频采集模块、异步FIFO模块、I
上传时间： 2013-07-21
上传用户：ybysp008
体视摄像显示技术的研究以应用于微创伤外科的光电医疗仪器——三维电视内窥镜的开发与研制为背景，设计研究一种基于FPGA技术的立体显示系统，以满足三维立体内窥镜、战场立体观察系统和立体电影等设备的技术要求。 主要研究内容是对体视摄像显示系统的进行硬件电路设计、VerilogHDL 语言的软件编程、并采用MCU(Micro Control IJnit)的I
上传时间： 2013-05-30
上传用户：坏天使kk
本文以“机车车辆轮对动态检测装置”为研究背景，以改进提升装置性能为目标，研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上实现图像采集控制、图像处理算法、JPEG(Joint Photographic Expert Group)压缩编码标准的基本系统。本文使用硬件描述语言Verilog，以RedLogic的RVDK开发板作为硬件平台，在开发工具OUARTUS2 6.0和MODELSIM SE 6.1B环境中完成软核的设计与仿真验证。 数据采集部分完成的功能是将由模拟摄像机拍摄到的图像信号进行数字化，然后从数据流中提取有效数据，加以适当裁剪，最后将奇偶场图像数据合并成帧，存储到存储器中。数字化及码流产生的功能由SAA7113芯片完成，由FPGA对SAA7113芯片初始化设置、控制，并对数字化后的数据进行操作。 图像处理算法部分考虑到实时性与算法复杂度等因素，从装置的图像处理流程中有选择性地实现了直方图均衡化、中值滤波与边缘检测三种图像处理算法。 压缩编码部分依据JPEG标准基本系统顺序编码模式，在FPGA上实现了DCT(Discrete Cosine Transform)变换、量化、Zig-Zag扫描、直流系数DPCM(Differential Pulse Code Modulation)编码、交流系数RLC(Run Length code)编码、霍夫曼编码等主要步骤，最后用实际的图像数据块对系统进行了验证。
上传时间： 2013-04-24
上传用户：qazwsc
随着信息技术和计算机技术的飞速发展，数字信号处理已经逐渐发展成一门关键的技术科学。图像处理作为一种重要的现代技术，己经在通信、航空航天、遥感遥测、生物医学、军事、信息安全等领域得到广泛的应用。图像处理特别是高分辨率图像实时处理的实现技术对相关领域的发展具有深远意义。另外，现场可编程门阵列FPGA和高效率硬件描述语言Verilog HDL的结合，大大变革了电子系统的设计方法，加速了系统的设计进程，为图像压缩系统的实现提供了硬件支持和软件保障。 本文主要包括以下几个方面的内容： (1)结合某工程的具体需求，设计了一种基于FPGA的图像压缩系统，核心硬件选用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存储器件选用MICRON公司的MT48LC4M16A2SDRAM，图像压缩的核心算法选用近无损压缩算法JPEG-LS。 (2)用Verilog硬件描述语言实现了JPEG-LS标准中的基本算法，为课题组成员进行算法改进提供了有力支持。 (3)用Verilog硬件描述语言设计并实现了SDRAM控制器模块，使核心压缩模块能够方便灵活地访问片外存储器。 (4)构建了图像压缩系统的测试平台，对实现的SDRAM控制器模块和JPEG-LS基本算法模块进行了软件仿真测试和硬件测试，验证了其功能的正确性。
上传时间： 2013-04-24
上传用户：stampede
本文主要研究了数字声音广播系统(DAB)内交织器与解交织器的算法及硬件实现方法。时间交织器与解交织器的硬件实现可以有几种实现方案，本文对其性能进行了分析比较，选择了一种工程中实用的设计方案进行设计，并将设计结果以FPGA设计验证。时间解交织器的交织速度、电路面积、占用内存、是设计中主要因素，文中采用了单口SRAM实现，减少了对存储器的使用，利用lC设计的优化设计方法来改善电路的面积。硬件实现是采用工业EDA标准Top-to-Down设计思想来设计时间解交织，使用verilogHDL硬件描述语言来描述解交织器，用Cadence Nc-verilog进行仿真，Debussy进行debug，在Altera公司的FPGA开发板上进行测试，然后用ASIC实现。测试结果证明：时间解交织器的输出正确，实现速度较快，占用面积较小。
上传时间： 2013-04-24
上传用户：梧桐
研制发射微小卫星，是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展，主要取决于微小卫星自身的一系列特点：重量轻，体积小，成本低，性能高，安全可靠，发射方便、快捷灵活等。在卫星通信系统中，由于传输信道的多径和各种噪声的影响，信号在接收端会引起差错，通过信道编码环节，可对这些不可避免的差错进行检测和纠正。 在微小卫星通信链路中，信道编码器的任务是差错控制。本文采用符合空间数据系统咨询委员会CCSDS标准的链接码进行信道编码，即内码为（2，1，6）的卷积码，外码为（255，223）的RS码，中间进行交织操作。其中，里德-索罗蒙码(简称RS码)是一种重要的非二进制BCH码，是分组码中纠错能力最强的纠错码，一次可以纠正多个突发错误，广泛地用于空间通信中。 本文针对南京航空航天大学自行研制的微小卫星通信分系统的技术要求，在用SystemView和C语言仿真的基础上，用硬件描述语言Verilog设计了RS（255，223）编码器和译码器，使用Modelsim软件进行了功能仿真，并通过Xilinx公司的软件ISE对设计进行综合、布局布线，最后生成可下载的比特流文件下载到Xilinx公司的型号为XC3S2000的FPGA芯片中，完成了电路的设计并实现了编码译码的功能，表明本文设计的信道编解码器的正确性和实用性，满足了微小卫星通信分系统的技术要求。
上传时间： 2013-08-01
上传用户：lili123
msp430单片机c语言应用程序设计实例精讲,msp430单片机c语言应用程序设计实例精讲,msp430单片机c语言应用程序设计实例精讲
上传时间： 2013-05-17
上传用户：1222
