用Verilog语言在FPGA内实现一256个采样点的正弦波,已尝试,挺好用的~~~
上传时间: 2017-03-18
上传用户:685
东南大学Verilog讲义 Verilog 语言作为CPLD和FPGA开发语言,比VHDL相比有更多的优势.
上传时间: 2017-03-20
上传用户:aix008
八、 设计SAMPLE语言的语法、语义分析器,输出四元式的中间结果。 检查要求: a] 启动程序后,先输出作者姓名、班级、学号(可用汉语、英语或拼音)。 b] 请求输入测试程序名,键入程序名后自动开始编译。 c] 输出四元式中间代码(样式见样板输出3和4)。 d] 能发现程序的语法错误并输出出错信息。
上传时间: 2017-03-21
上传用户:924484786
设计SAMPLE语言的词法分析器 检查要求: a] 启动程序后,先输出作者姓名、班级、学号(可用汉语、英语或拼音); b] 请求输入测试程序名,键入程序名后自动开始词法分析并输出结果; c] 输出结果为单词的二元式序列(样式见样板输出1和2);
上传时间: 2013-11-26
上传用户:yd19890720
本书是由C语言的设计者Brian W. Kernighan和Dennis M. Ritchie编写的一部介绍标准C语言及其程序设计方法的权威性经典著作。一本必读的程序设计语言方面的参考书。
上传时间: 2014-06-20
上传用户:cccole0605
verilog 语言去产生可以调节占空比的pwm波形 去控制信号管的开通和关断
上传时间: 2017-03-24
上传用户:athjac
vhdl语言 和verilog hdl语言的测试程序编写
上传时间: 2014-01-21
上传用户:270189020
本论文叙述了我校学成绩管理的现状以及Visual basic6.0语言的概况。重点介绍了学生成绩管理系统的实现过程:包括系统分析、 系统调查、 数据流程分析、功能设计、 数据库设计、 系统物理配置方案、 系统实现、 系统测试和调试。
上传时间: 2013-12-03
上传用户:思琦琦
I2C总线的verilog语言实现,稍经修改即可应用于实际工程
上传时间: 2013-12-24
上传用户:miaochun888
verilog语言实现的数字钟,各种定时闹钟功能类似真实的表~利用EDA实验平台实现~~
上传时间: 2014-06-21
上传用户:plsee