verilog加法器,附加测试文件 可用modelsim 仿真实现
verilog加法器,附加测试文件 可用modelsim 仿真实现...
Verilog实现技术资料
📦 资源总数：55897
💻 源代码：62592
📚 Verilog实现全部资料 (55897个)
采用冒泡排序的方式在verilog中实现
采用冒泡排序的方式在verilog中实现，从而可以实现信号的有序输出，为控制设备提供有序信号。...
fpga功能实现有限字长响应FIR 用verilog编写
fpga功能实现有限字长响应FIR 用verilog编写...
数字时钟显示模块,用VERILOG HDL 实现
数字时钟显示模块,用VERILOG HDL 实现...
从算法设计到硬线逻辑的实现：复杂数字逻辑系统的Verilog
从算法设计到硬线逻辑的实现：复杂数字逻辑系统的Verilog...
针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用Verilog HDL 用CPLD 设计控制时序实现了DS
针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用Verilog HDL 用CPLD 设计控制时序实现了DS...
用最少的CPLD资源,用Verilog在QuartusII7.1上实现的1280分频.
用最少的CPLD资源,用Verilog在QuartusII7.1上实现的1280分频....
用verilog语言设计自动售报机,可以实现按键需求,币值选择.
用verilog语言设计自动售报机,可以实现按键需求,币值选择....
采用等精度测频原理的频率计的程序与仿真,用verilog语言实现,可以仿真综合得到所想时序!
采用等精度测频原理的频率计的程序与仿真,用verilog语言实现,可以仿真综合得到所想时序!...
verilog语言实现方波模块设计,可以仿真综合,可以得到理想的时序波形!
verilog语言实现方波模块设计,可以仿真综合,可以得到理想的时序波形!...