verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型
verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型//`timescale 1ns/1psmodule I2C_slv (input [6:0] slv_id,input &nbs...
Verilog+Code技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型//`timescale 1ns/1psmodule I2C_slv (input [6:0] slv_id,input &nbs...
Jedi Code Library JCL JVCL 组件包 JCL+JVCL超过300个组件的非可视/可视大型组件包。
Huffman编码算法的C语言的源程序代码 (source code written in C programming language for algorithm of Huffman coding).
堆排序算法的C语言的源程序代码 (source code written in C programming language for algorithm of heap sort).
极大值抑制与双阈值门限得到图像边缘: * nonmaxsuppts.m Code for performing non-maxima suppression and thresholding of points generated by ...
基于X86系统的Linux下的LED driver开发的example code, 并附带有相应的测试程序。
WINCE XAUDIO可播放各种音乐格式内附SOURCE CODE可以再不同CPU 平台编译测试
verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且 用测试模块来验证状态是否正确工作
Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。