虫虫首页|资源下载|资源专辑|精品软件
登录|注册

VHDL语言

VHDL的英文全名是VHSICHardwareDescriptionLanguage(VHSIC硬件描述语言)。VHSIC是VeryHighSpeedIntegratedCircuit的缩写,是20世纪80年代在美国国防部的资助下始创的,并最终导致了VHDL语言的出现。1987年底,VHDL被IEEE和美国国防部确认为标准硬件描述语言。VHDL用于描述数字系统的结构,行为,功能和接口。除了含有许多具有硬件特征的语句外,VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计,或称设计实体(可以是一个元件,一个电路模块或一个系统)分成外部(或称可视部分,及端口)和内部(或称不可视部分),既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后,一旦其内部开发完成后,其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。
  • VHDL语言100例详解

    VHDL语言100例详解

    标签: VHDL 100 语言

    上传时间: 2013-06-04

    上传用户:eeworm

  • VHDL语言100例详解-511页-7.4M.rar

    专辑类----可编程逻辑器件相关专辑 VHDL语言100例详解-511页-7.4M.rar

    标签: VHDL 100 511 7.4

    上传时间: 2013-04-24

    上传用户:allen-zhao123

  • VHDL语言100例详解-511页-7.4M.pdf

    专辑类-可编程逻辑器件相关专辑-96册-1.77G VHDL语言100例详解-511页-7.4M.pdf

    标签: VHDL 100 511 7.4

    上传时间: 2013-04-24

    上传用户:thuyenvinh

  • VHDL语言基础.rar

    1、VHDL语言概述 2、VHDL语言程序实体 3、VHDL语言程序结构体

    标签: VHDL 语言

    上传时间: 2013-04-24

    上传用户:erkuizhang

  • 基于FPGA的MCS51核的VHDL语言设计与实现.rar

    本文以研究嵌入式微处理器为主,自主地设计了能够运行MCS-51系列单片机指令的MCU系统。系统采用了VHDL 语言与原理框图的综合设计方法,并且在Altera公司的FPGA上通过验证。论文深入地研究了微处理器的指令系统和数据地址通路,采用VHDL 语言完成了取指单元,指令译码器单元,存储器单元和逻辑运算单元的电路模块的设计与实现;研究了控制单元的实现方法和基于全局状态机的设计理论,采用硬件描述语言完成了对各个控制线的相关设计与实现。论文通过原理示意图和示例代码的演示,着重介绍了指令译码器的实现方式,基于此种方式形成的译码电路还能够实现更为复杂的CISC指令。 本系统采用分模块的设计方式,把具有相同功能的逻辑电路集中到一个框图里,使得系统的可移植性大大地提高。系统还采用层次框图的设计方式,把明显地具有主从关系的电路放在不同的层次里,这也使得系统模块功能的可扩展性大大地增强。内部逻辑共分为数据存储器模块;程序存储器模块;时序控制模块;特殊功能寄存器模块和Core核心模块这五个部分,文中对各个模块的设计作了详细的介绍。本文在最后对已实现的部分典型指令进行了逻辑仿真测试,测试结果表明,本文所设计的MCU系统能够如预期地执行相应的指令。在指令执行的过程中,相应寄存器和总线上的值也均符合设计要求,实现了设计目标。

    标签: FPGA VHDL MCS

    上传时间: 2013-05-20

    上传用户:2525775

  • 基于FPGA的MCS51核的VHDL语言

    本文以研究嵌入式微处理器为主,自主地设计了能够运行MCS-51系列单片机指令的MCU系统。系统采用了VHDL 语言与原理框图的综合设计方法,并且在Altera公司的FPGA上通过验证。论文深入地研究了微处理器的指令系统和数据地址通路,采用VHDL 语言完成了取指单元,指令译码器单元,存储器单元和逻辑运算单元的电路模块的设计与实现;研究了控制单元的实现方法和基于全局状态机的设计理论,采用硬件描述语言完成了对各个控制线的相关设计与实现。论文通过原理示意图和示例代码的演示,着重介绍了指令译码器的实现方式,基于此种方式形成的译码电路还能够实现更为复杂的CISC指令。 本系统采用分模块的设计方式,把具有相同功能的逻辑电路集中到一个框图里,使得系统的可移植性大大地提高。系统还采用层次框图的设计方式,把明显地具有主从关系的电路放在不同的层次里,这也使得系统模块功能的可扩展性大大地增强。内部逻辑共分为数据存储器模块;程序存储器模块;时序控制模块;特殊功能寄存器模块和Core核心模块这五个部分,文中对各个模块的设计作了详细的介绍。本文在最后对已实现的部分典型指令进行了逻辑仿真测试,测试结果表明,本文所设计的MCU系统能够如预期地执行相应的指令。在指令执行的过程中,相应寄存器和总线上的值也均符合设计要求,实现了设计目标。

    标签: FPGA VHDL MCS 51

    上传时间: 2013-06-05

    上传用户:金宜

  • 基于VHDL语言的卷积码编解码器的设计

    本文在阐述卷积码编解码器基本工作原理的基础上,提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计(2,1,6)卷积码编解码器的方法。

    标签: VHDL 语言 卷积码 编解码器

    上传时间: 2013-06-16

    上传用户:zfh920401

  • VHDL语言实现的基于FPGA的交换机设计

    VHDL语言实现的基于FPGA的交换机设计

    标签: VHDL FPGA 语言 交换机

    上传时间: 2013-04-24

    上传用户:归海惜雪

  • 使用VHDL语言编写的A/D转换程序

    使用VHDL语言编写的A/D转换程序,可在FPGA平台使用

    标签: VHDL 语言 编写 程序

    上传时间: 2013-08-06

    上传用户:杏帘在望

  • VHDL语言设计基于FPGA器件的高采样率FIR滤波器

    VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计

    标签: VHDL FPGA FIR 语言

    上传时间: 2013-08-07

    上传用户:ukuk