VHDL-Quick-Start

用vhdl实现一个fir滤波器设计要求： 1．最小阻带衰减-30db。 2．带内波动小于1db． 3．用MATLIB与MAXPLUS2联合设计与仿真

用vhdl实现一个fir滤波器设计要求： 1．最小阻带衰减-30db。 2．带内波动小于1db． 3．用MATLIB与MAXPLUS2联合设计与仿真

标签： MAXPLUS2 MATLIB vhdl fir

上传时间： 2013-12-19

上传用户：llandlu
使用vhdl语言编写的交通灯控制程序

使用vhdl语言编写的交通灯控制程序，带有完整的实验报告。

标签： vhdl 语言编写交通灯控制

上传时间： 2015-05-02

上传用户：koulian
使用vhdl语言写的fpga的应用程序

使用vhdl语言写的fpga的应用程序，使献策内容为等精度频率计

标签： vhdl fpga 语言应用程序

上传时间： 2014-01-01

上传用户：frank1234
使用Vhdl语言编写的FPGA应用程序

使用Vhdl语言编写的FPGA应用程序，实现的内容是100进制计数器

标签： Vhdl FPGA 语言编写

上传时间： 2015-05-02

上传用户：许小华
FPGA的VHDL设计经验总结《小型微型计算机系统》2003年7月

FPGA的VHDL设计经验总结《小型微型计算机系统》2003年7月

标签： FPGA 2003 VHDL 设计经验

上传时间： 2015-05-02

上传用户：bruce
用vhdl编写的基于fpga的数字频率计程序算法

用vhdl编写的基于fpga的数字频率计程序算法

标签： vhdl fpga 编写数字频率计

上传时间： 2015-05-03

上传用户：ruixue198909
Setting and Changing Column Widths By default, all columns in a table start out with equal width,

Setting and Changing Column Widths By default, all columns in a table start out with equal width, and the columns automatically fill the entire width of the table. When the table becomes wider or narrower (which might happen when the user resizes the window containing the table), all the column widths change appropriately.

标签： Changing Setting default columns

上传时间： 2015-05-04

上传用户：璇珠官人
4bit ALU 利用vhdl语言编写的4位ALU 开发环境是在windows下

4bit ALU 利用vhdl语言编写的4位ALU 开发环境是在windows下

标签： ALU windows 4bit vhdl

上传时间： 2015-05-04

上传用户：litianchu
名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写

名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写，能被keilC51支持

标签： Synopsys 8051 Core VHDL

上传时间： 2013-12-12

上传用户：zxc23456789
这是一个VHDL写的FIR模块

这是一个VHDL写的FIR模块，我的编译环境是QuartusII 5.0

标签： VHDL FIR 模块

上传时间： 2015-05-04

上传用户：yxgi5