📚 VHDL-CPLD技术资料

📦 资源总数：6041
💻 源代码：13971
🔌 电路图：1
VHDL-CPLD技术是现代数字系统设计的核心，通过VHDL语言实现复杂逻辑功能在CPLD器件上的高效编程。适用于从基础教学到工业控制、通信设备等广泛领域。掌握VHDL-CPLD不仅能够提升您的硬件描述语言技能，还能增强解决实际工程问题的能力。本站提供6041个精选资源，涵盖教程、实例代码及项目案例，助力您快速成长为数字电路设计专家。立即探索，开启您的创新之旅！

🔥 VHDL-CPLD热门资料

查看全部6041个资源 »

基于CPLD的棋类比赛计时时钟,第一个CNT60实现秒钟计时功能，第二个CNT60实现分钟的计时功能，CTT3完成两小时的计时功能。秒钟计时模块的进位端和开关K1相与提供分钟的计时模块使能，当秒种计时模块计时到59时向分种计时模块进位，同时自己清零。同理分种计时模块到59时向CTT3小时计时模块进位...

📅 👤 aeiouetla
CPLD CNT 计时 60

VHDL实现数字时钟，利用数码管和CPLD 设计的计数器实现一个数字时钟，可以显示小时，分钟，秒。程序主要要靠考虑十进制和六十进制计数器的编写。 以上实验的程序都在源代码中有详细的注释...

📅 👤 363186
VHDL 数字时钟

💻 VHDL-CPLD源代码

查看更多 »
💻
yle270.vhdl
💻
yle270.vhdl
💻
maxplus使用说明.txt
💻
用vhdl语言在cpld上实现串行通信.htm
💻
cpld 与8051的总线接口vhdl源码.txt
💻
usb_new_rgen_ent.vhdl
📂 VHDL-CPLD资料分类
🔥 热门资料 查看最受欢迎的资源 💻 源代码 程序代码与工程文件 🔌 电路图 原理图PCB布局 📚 全部资料 6041 个资源