VHDL-CPLD
VHDL-CPLD技术是现代数字系统设计的核心，通过VHDL语言实现复杂逻辑功能在CPLD器件上的高效编程。适用于从基础教学到工业控制、通信设备等广泛领域。掌握VHDL-CPLD不仅能够提升您的硬件描述语言技能，还能增强解决实际工程问题的能力。本站提供6041个精选资源，涵盖教程、实例代码及项目案例...
资源总数
500
VHDL-CPLD 热门资料
查看全部 500 份 →SPI串口的内核实现（vhdl）,可以用qII等软件直接加到FPGA或者CPLD里面.
SPI串口的内核实现（vhdl）,可以用qII等软件直接加到FPGA或者CPLD里面.
2014-01-04
49
本文介绍一种以CPLD[1]为核心、以VHDL[2]为开发工具的时间控制器
本文介绍一种以CPLD[1]为核心、以VHDL[2]为开发工具的时间控制器，该控制器不仅具有时间功能，而且具有定时器功能，能在00：00～23：59之间任意设定开启时间和关闭时间，其设置方便、灵活，广泛应用于路灯、广告灯箱、霓虹灯等处的定时...
2016-11-13
91