VHDL SDRAM

sdram.rar

SDRAM控制器，Verilog源码。适用SDRAM芯片：三星KM416S1120D，NEC uPD4516161AG5，OKI MSM56V1616，有详细的说明，可直接使用！

标签： sdram

上传时间： 2013-07-11

上传用户：nunnzhy
EDA技术培训与VHDL之实用电路模块设计

EDA技术培训与VHDL之实用电路模块设计

标签： VHDL EDA 实用电路模块设计

上传时间： 2013-06-14

上传用户：dancnc
VHDL深入教程

VHDL深入教程

标签： VHDL 教程

上传时间： 2013-07-27

上传用户：lishuoshi1996
应用VHDL基于FPGA设计FIR滤波器

伴随高速DSP技术的广泛应用，实时快速可靠地进行数字信号处理成为用户追求的目标。同时，由于可编程器件在速度和集成度方面的飞速提高，使得利用硬件实现数字信号实时快速可靠处理有了新的途径。 FIR滤波器是数字信号处理中常用部件，它的最大优点在于：设计任何幅频特性时，可以具有严格的线性相位，这一点对数字信号的实时处理非常关键。 FPGA是常用的可编程器件，它所具有的查找表结构非常适用于实现实时快速可靠的FIR滤波器，在加上VHDL语言灵活的描述方法以及与硬件无关的特点，使得使用VHDL语言基于FPGA芯片实现FIR滤波器成为研究的方向。本文对基于FPGA的FIR数字滤波器实现进行了研究，并设计了一个16阶的FIR低通滤波器。所做的主要工作为： 1.以FIR数字滤波器的基本理论为依据，使用分布式算法作为滤波器的硬件实现算法，并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点，采用多块查找表的方式减小硬件规模。 2.在设计中采用了自顶向下的层次化、模块化的设计思想，将整个滤波器划分为多个模块，利用VHDL语言的描述方法进行了各个功能模块的设计，最终完成了FIR数字滤波器的系统设计。 3.采用FLEX10K系列器件实现一个16阶的FIR低通滤波器的设计实例，用MAX+PLUSII软件进行了仿真，并用MATLAB对仿真结果进行了分析，证明所设计的FIR数字滤波器功能正确。仿真结果表明，本论文所设计的FIR滤波器硬件规模较小，采样率达到了17.73MHz。同时只要将查找表进行相应的改动，就能分别实现低通、高通、带通FIR滤波器，体现了设计的灵活性。

标签： VHDL FPGA FIR 滤波器

上传时间： 2013-04-24

上传用户：zdluffy
VHDL流水灯程序

VHDL流水灯程序，初学者们可以下载，学习学习

标签： VHDL 流水灯程序

上传时间： 2013-04-24

上传用户：user08x
VHDL实用教程[完整版]_潘松_PDF高清

VHDL实用教程[完整版]_潘松_PDF高清

标签： VHDL 实用教程

上传时间： 2013-04-24

上传用户：Zxcvbnm
用VHDL编写的实现二、三、四分频

在Quartus II 9.0环境下编写的VHDL代码，实现二分频、三分频、四分频功能。

标签： VHDL 编写分频

上传时间： 2013-04-24

上传用户：哈哈hah
VHDL教程

教会如何使用VHDL语言，下载它，你可以更好的了解学习VHDL语言

标签： VHDL 教程

上传时间： 2013-05-29

上传用户：奈雁归dxh
sdram读写

sdram读写测试，连续向SDRAM写满数据（00~FF），然后读出SDRAM中的数据并通过串口上传给PC机，波特率9.6KBPS

标签： sdram 读写

上传时间： 2013-06-23

上传用户：tongda
高速并行信号处理板数据接口与控制的FPGA设计

随着信息社会的发展，人们要处理的各种信息总量变得越来越大，尤其在处理大数据量与实时处理数据方面，对处理设备的要求是非常高的。为满足这些要求，实时快速的各种CPU、处理板应运而生。这类CPU与板卡处理数据速度快，效率高，并且不断的完善与发展。此类板卡要求与外部设备通讯，同时也要进行内部的数据交换，于是板卡的接口设备调试与内部数据交换也成为必须要完成的工作。本文所作的工作正是基于一种高速通用信号处理板的外部接口和内部数据通道的设计。本文首先介绍了通用信号处理板的应用开发背景，包括此类板卡使用的处理芯片、板上设备、发展概况以及和外部相连的各种总线概况，同时说明了本人所作的主要工作。其次，介绍了PCI接口的有关规范，给出了通用信号处理板与CPCI的J1口的设计时序；介绍了DDR存储器的概况、电平标准以及功能寄存器，并给出了与DDR．存储器接口的设计时序；介绍了片上主要数据处理器件TS-202的有关概况，设计了板卡与DSP的接口时序。再次，介绍了Altera公司FPGA的程序设计流程，并使用VHDL语言编程完成各个模块之间的数据传递，并重点介绍了DDR控制核的编写。再次，介绍了WDM驱动程序的结构，程序设计方法等。最后，通过从工控机向通用信号处理板写连续递增的数据验证了整个系统已经正常工作。实现了信号处理板内部数据通道设计以及与外部接口的通讯；并且还提到了对此设计以后地完善与发展。本文所作的工作如下： 1、设计完成了处理板各接口时序，使处理板可以从接口接受/发送数据。 2、完成了FPGA内部的数据通道的设计，使数据可以从CPCI准确的传送到DSP进行处理，并编写了DSP的测试程序。 3、完成了DDR SDRAM控制核的VHDL程序编写。 4、完成了PCI驱动程序的编写。

标签： FPGA 高速并行信号处理板数据接口

上传时间： 2013-06-29

上传用户：唐僧他不信佛