异步FIFO的FPGA实现,XILINX FPGA, ISE ,VHDL语言实现 异步FIFO的FPGA实现,XILINX FPGA, ISE ,VHDL语言实现 2017-09-09 123 VHDL实现
用VHDL语言实现数显时钟 用VHDL语言实现数显时钟，devid200.vhd为分频模块，scan.vhd为LED扫描模块，timecount.vhd为计数模块 2013-12-25 78 VHDL实现