mentor UART IP verilog源码 以通过验证.
标签： verilog mentor UART IP
上传时间： 2014-07-10
上传用户：dyctj
一些实用的VHDL源码，有各种信号调制的，还有LCD控制的，出租车计价器等等源码。
标签： VHDL 源码
上传时间： 2013-12-02
上传用户：lingzhichao
三十个vhdl源码，对于刚开始学习vhdl的很有帮助，可以帮助理解数字电路
标签： vhdl 源码
上传时间： 2014-01-21
上传用户：wanqunsheng
verilog源码，可实现两位的加法器，在xillinx foundation 3.1下验证通过
标签： verilog 源码
上传时间： 2014-11-18
上传用户：123啊
VERILOG HDL 实际工控项目源码 开发工具 altera quartus2
标签： quartus2 VERILOG altera HDL
上传时间： 2013-12-29
上传用户：banyou
这是一个非常好的VHDL的源码，学这个的朋友可以下了看看，比较简单的一个东西，初学都非常适合
上传时间： 2013-12-23
上传用户：WMC_geophy
出租车VHDL源码 不全，但是有参考价值
标签： VHDL 出租车 源码
上传时间： 2015-09-01
上传用户：zhaiyanzhong
seven.vhd 七人表决器VHDL源码 七人表决器.doc 程序说明
标签： seven VHDL vhd
上传时间： 2015-09-03
上传用户：dancnc
FFT设计源码：一个FFT设计的VHDL源文件，供参考
标签： FFT VHDL 源码
上传时间： 2015-09-11
上传用户：hullow
一对四分用器的VHDL源码,（输入：D ，输出： Y3 Y2 Y1 Y0，另有两个输入控制端S1与S0控制输出选择）
标签： VHDL 分 源码 输入
上传时间： 2013-12-30
上传用户：it男一枚
