此文件为EDA的8位分频器
此文件为EDA的8位分频器,但可以用于不同位分频器,如:1位到10位等,用Quartus软件来,以文件VHD格式编译即可...
此文件为EDA的8位分频器,但可以用于不同位分频器,如:1位到10位等,用Quartus软件来,以文件VHD格式编译即可...
#include <avr/io.h> #include <avr/interrupt.h> #include <avr/signal.h> #include...
该文件是一份本人设计的实验报告,报告内详细说明了用VHDL语言,设计一个三位动态显示的计数器。采用模块化得设计,设计通过了仿真以及下载实现。总的文件是:shixian.vhd,下面包括四个元件:jis...
FIFO设计的参考文档 Project name : Fifo -- Project description : Fifo controller Unit 工程名 : FIF...
vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhd...
My JSP 'TeacherMain.jsp' starting page var $=func...
/* * _168ZHONGDUAN2.c * * Created: 2014/11/2 15:12:45 * Author: lenovo...
大数据实验专利统计,java.io.IOException; import java.util.StringTokenizer; import org.apache.hadoop.conf.Conf...
这是一个vhd源码,他是一个文本,是一个六位计数器...
/*import java.util.Scanner; //主类 public class student122 { //主方法 &nb...