这是关于2分频的vhdl实现和VERILOG hdl实现，都已经仿真验证了其正确性，大家可以对比参考。
标签： VERILOG vhdl hdl 分频
上传时间： 2014-10-27
上传用户：lwwhust
这是一个关于晶震的一个VERILOG 源代码,希望对新手有用
标签： VERILOG 源代码
上传时间： 2013-12-26
上传用户：独孤求源
这里有大量的VERILOG程序,希望给初学者提供帮助
标签： VERILOG 程序 初学者
上传时间： 2014-01-08
上传用户：784533221
这是我写的一个关于fpga VERILOG的程序希望有对初学着有帮助
标签： VERILOG fpga 程序
上传时间： 2013-12-25
上传用户：924484786
这里有VERILOG的好书,关于怎么入门,不能错过啊
标签： VERILOG
上传时间： 2014-12-05
上传用户：Avoid98
小波提升VERILOG代码，运行于quartusⅡ开发环境。
标签： VERILOG 代码
上传时间： 2014-01-04
上传用户：xiaohuanhuan
乒乓球VERILOG HDL编程 大家互相学习，参考，进步 乒乓球VERILOG HDL编程
标签： VERILOG HDL 编程 家
上传时间： 2016-05-16
上传用户：康郎
初学者学习VERILOG语言的启蒙读本，阅读容易
标签： VERILOG 初学者 语言
上传时间： 2014-01-13
上传用户：sardinescn
VERILOG语言实现的算端口模块（Dual_port_ram)
标签： Dual_port_ram VERILOG 语言 端口
上传时间： 2014-01-05
上传用户：yzy6007
产生sinx＋cosx波形 用于正交调制得测试信号 一次输出正交和同相分量 VERILOG语言
标签： VERILOG sinx cosx 波形
上传时间： 2014-01-15
上传用户：笨小孩
