欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
Verilog语言实现的算端口模块(Dual_port_ra
Verilog语言实现的算端口模块(Dual_port_ram)
VHDL/FPGA/Verilog
2 K
122 次下载
2014-01-05
资源详细信息
文件格式
RAR
文件大小
2 K
资源分类
VHDL/FPGA/Verilog
上传者
yhw002
发布时间
2014-01-05 22:28
下载统计
122
次
所需积分
2 积分
Verilog语言实现的算端口模块(Dual_port_ram) - 资源详细说明
Verilog语言实现的算端口模块(Dual_port_ram)
Verilog语言实现的算端口模块(Dual_port_ram) - 源码文件列表
本资源包含 3 个源码文件
支持在线预览,点击文件名即可查看
1
ctrl_doul_ram.v
查看源码
2
hdlsynchk.tcl
查看源码
3
top.v
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 Verilog语言实现的算端口模块(Dual_port_ra
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#Verilog
#Dual Port RAM
#存储器
#FPGA
相关VHDL/FPGA/Verilog资源推荐
1
Verilog
语言实现的算端口模块(Dual_port_ram)
Verilog语言实现的算端口模块(Dual_port_ram)...
2014-01-05
122 次
1081 浏览
2
一个关于DES算法的
Verilog
语言实现,包括了各个实现模块以及测试模块
一个关于DES算法的Verilog语言实现,包括了各个实现模块以及测试模块...
2014-01-23
95 次
1165 浏览
3
Verilog
语言实现
Verilog语言实现,利用BlockRAM实现FIFO。...
2014-11-18
121 次
1046 浏览
4
汇编语言 多模块的实现
汇编语言 多模块的实现,包含主函数与子函数间的连接...
2017-01-18
67 次
1356 浏览
5
des加密算法的
Verilog
语言的实现
des加密算法的Verilog语言的实现...
2015-04-10
95 次
1074 浏览
6
一个用
Verilog
实现的
FPGA
上的uart接口模块
一个用Verilog实现的FPGA上的uart接口模块,包括测试模块和实体,并实现了输出接口和状态接口。...
2014-07-19
146 次
1205 浏览
7
CORDIC算法的硬件实现 用的
Verilog
语言
CORDIC算法的硬件实现 用的Verilog语言...
2015-06-24
55 次
1075 浏览
8
一个pci接口的硬件描述语言的实现源代码,用
Verilog
语言实现
一个pci接口的硬件描述语言的实现源代码,用Verilog语言实现...
2015-08-10
102 次
1110 浏览
9
用
Verilog
语言编写的看门狗模块modulewdt
用Verilog语言编写的看门狗模块modulewdt...
2013-12-23
183 次
1645 浏览
10
Verilog
实现电子时钟模块
Verilog实现电子时钟模块,输入60Hz时钟信号和复位,输出时分秒,共6位,每位7段输出用于驱动...
2015-08-13
55 次
1107 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源