VERILOG

VERILOGHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VERILOGHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

VERILOG 实现的 jtag TAP

VERILOG 实现的 jtag TAP ，转自 opencore.com，已通过验证

标签： VERILOG jtag TAP

上传时间： 2016-04-03

上传用户：redmoons
VERILOG 实现的 jtag TAP

VERILOG 实现的 jtag TAP ，转自 opencore.com，已通过验证

标签： VERILOG jtag TAP

上传时间： 2016-04-03

上传用户：manking0408
VERILOG 实现的 jtag TAP

VERILOG 实现的 jtag TAP ，转自 opencore.com，已通过验证

标签： VERILOG jtag TAP

上传时间： 2016-04-03

上传用户：zhangliming420
VERILOG 实现的 jtag TAP

VERILOG 实现的 jtag TAP ，转自 opencore.com，已通过验证

标签： VERILOG jtag TAP

上传时间： 2016-04-03

上传用户：it男一枚
VERILOG码写的CIC滤波器的程序

VERILOG码写的CIC滤波器的程序，包括4倍抽取CIC滤波器和内插的CIC滤波器两个

标签： VERILOG CIC 滤波器程序

上传时间： 2016-04-04

上传用户：wkchong
VERILOG实现AES加密算法密码模块作为安全保密系统的重要组成部分

VERILOG实现AES加密算法密码模块作为安全保密系统的重要组成部分，其核心任务就是加密数据。分组密码算法AES以其高效率、低开销、实现简单等特点目前被广泛应用于密码模块的研制中。密码模块一般被设计成外接在主机串口或并口的一个硬件设备或是一块插卡，具有速度快，低时延的特点。而从整体发展趋势来看，嵌入式密码模块由于灵活，适用于多种用户终端、通信设备和武器平台，将会得到更加广泛的应用

标签： VERILOG AES 加密算法保密系统

上传时间： 2016-04-05

上传用户：miaochun888
8051的VERILOG源代码

8051的VERILOG源代码，VERILOG写的，文档齐全!

标签： VERILOG 8051 源代码

上传时间： 2016-04-05

上传用户：leehom61
AES的VERILOG实现,用于加密的算法硬件实现!

AES的VERILOG实现,用于加密的算法硬件实现!

标签： VERILOG AES 加密算法

上传时间： 2016-04-05

上传用户：亚亚娟娟123
编写VERILOG代码利用实验箱上的A/D芯片完成模数转换。输入电压由实验箱提供

编写VERILOG代码利用实验箱上的A/D芯片完成模数转换。输入电压由实验箱提供，其幅值在0~5V间变化，由电位器控制。输出信号显示输入的模拟电压值，由数码管显示为2位BCD码的形式。

标签： VERILOG 实验箱编写代码

上传时间： 2013-12-16

上传用户：songnanhua
eeprom的VERILOG HDL源代码

eeprom的VERILOG HDL源代码，含eeprom的读写！Quartus II5.0平台测试通过！

标签： VERILOG eeprom HDL 源代码

上传时间： 2013-12-19

上传用户：BOBOniu

VERILOG

VERILOG 实现的 jtag TAP

VERILOG 实现的 jtag TAP

VERILOG 实现的 jtag TAP

VERILOG 实现的 jtag TAP

VERILOG码写的CIC滤波器的程序

VERILOG实现AES加密算法密码模块作为安全保密系统的重要组成部分

8051的VERILOG源代码

AES的VERILOG实现,用于加密的算法硬件实现!

编写VERILOG代码利用实验箱上的A/D芯片完成模数转换。输入电压由实验箱提供

eeprom的VERILOG HDL源代码