VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,086 份资源

VERILOG 热门资料

PDF文档

本文主要介绍了Verilog HDL 语言的一些基本知识，目的是使初学者能够迅速掌握HDL 设计方法，初步了解并掌握Verilog HDL语言的基本要素，能够读懂简单的设计代码并能 够进行一些简单设计的Verilog HDL建模。...

2 次下载
PDF文档

verilog入门教程，内含多个verilog入门编程实例，通俗易懂...

2 次下载
PDF文档

FPGA、Verilog；学习VERILOG语言的教程书籍，简单易学 ...

2 次下载
PDF文档

自己写的Verilog基本语法，用于学习Verilog基本语法，很实用...

2 次下载
PDF文档

该文档为verilog-学习笔记讲解文档，是一份不错的参考资料，可以下载来看看，，，，，，，，，，，，，，，，，，，，，，，，，，...

9 次下载
PDF文档

verilog代码风格的简单描述，适合初学者学习...

1 次下载

VERILOG技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]