Verilog实现mini-uart

基于Verilog实现的UART通信模块，包含时钟分频与收发逻辑，结构清晰便于移植，适用于数字系统设计与串口通信开发。

提供《UART verilog hdl 实现》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 4 K），包含相关硬件原理图参考、开发文档或源代码工程。

uart接口程序的verilog实现，包含各个模块的verilog源文件

ACTEL中的UART模块的Verilog程序的实现

提供《使用verilog语言实现UART》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 87 K），包含相关硬件原理图参考、开发文档或源代码工程。

verilog实现的异步UART代码，包括发送模块、接收模块，波特率可配置，另附PC机的c代码