VERILOG

VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

3,100 份资源

VERILOG 热门资料

PDF文档

难得一见的Verilog进阶指南,系统梳理常见编码错误与陷阱,适合提升代码健壮性与设计规范。涵盖时序逻辑、状态机等核心知识点,是实战中不可多得的技术参考资料。...

3 次下载
PDF文档

难得一见的Verilog入门完整资料,涵盖基础语法与常用模块设计,适合快速掌握数字电路建模与仿真技巧。...

1 次下载
PDF文档

12个经过实际项目验证的Verilog实验源码,涵盖基础语法与常用模块设计,适合快速掌握硬件描述语言开发流程,工程师必备的实践工具包。...

2 次下载
PDF文档

适用于数字电路设计与验证项目,提供华为内部经典Verilog语法讲解,涵盖模块化设计与常用结构,适合初学者快速上手并提升代码规范性。...

3 次下载
PDF文档

基于verilog的lcd1602显示 基于verilog的lcd1602显示 基于verilog的lcd1602显示...

27 次下载
PDF文档

verilog实现一个AGC模块,信号输入位宽16位,通过统计64个输入完成其功率的统计,然后根据功率大小对信号进行缩放。...

31 次下载