verilog浮点乘发器
verilog浮点乘发器,特定数据结构,指数底为10...
verilog浮点乘发器,特定数据结构,指数底为10...
verilog浮点乘发器,特定数据结构,指数底为10,利用pipeline...
verilog浮点乘发器,特定数据结构,指数底为10,利用pipeline...
verilog浮点乘发器,特定数据结构,指数底为10...
verilog写的回波抵消程序,相当于写了个回波抵消的芯片,不是dsp,可编译后下载于FPGA,绝对原创,写了很长时间。...
RS编码的源代码使用Verilog在Xinloinx平台...
VHDL与Verilog的比较...
verilog fifo...
Synthesizable Verilo---syntax and semantics一本很好的关于verilog可综合设计的参考书...
一本全面的verilog参考书...