VERILOG
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...
共 3,161 份资源
VERILOG 全部资料 3,161 份
PDF文档
Verilog HDL基础知识
Verilog HDL基础知识：硬件描述语言是硬件设计人员和电子设计自动化工具之间的界面。其主要目的是用来编写设计文件，建立电子系统行为级的仿真模型即利用计算机的巨大能力对用或建模的复杂数字逻辑进行仿...