VERILOG
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...
共 3,161 份资源
VERILOG 全部资料 3,161 份
PDF文档
Verilog经典教程（中文）.
Verilog经典教程（中文）.Verilog经典教程（中文）.Verilog经典教程（中文）.Verilog经典教程（中文）.Verilog经典教程（中文）.Verilog经典教程（中文）.Veri...
PDF文档
verilog.HDL.examples
Viewlogic公司所出的Workview Office软体(PC版)与Powerview软体(工作站版)系专业积体电路设计与模拟软体，具备完整Front-End设计环境，可用来进行电路图之绘制...