VERILOG
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...
共 3,086 份资源
VERILOG 全部资料 3,086 份
PDF文档
verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input
verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input...
PDF文档
是用verilog写得加法器以及计数器里面有测试文件（testbench）
是用verilog写得加法器以及计数器里面有测试文件（testbench），对于初学者来说这个可以用来参考下...