虫虫虫开发者社区

上传资源

VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数

500

VERILOG 全部资料 500 份

一个4*4矩阵键盘的VERILOG接口程序设计（FPGA）

一个4*4矩阵键盘的VERILOG接口程序设计（FPGA）

2013-12-14 147 VERILOG

使用RTL8019芯片进行以太网通讯的VERILOG源代码.

使用RTL8019芯片进行以太网通讯的VERILOG源代码.

2016-04-22 80 VERILOG

verilog加法器,附加测试文件可用modelsim 仿真实现

verilog加法器,附加测试文件可用modelsim 仿真实现

2016-02-17 24 VERILOG

verilog 手册初学者的一个非常好的学习资料

verilog 手册初学者的一个非常好的学习资料

2016-02-20 166 VERILOG

verilog写的分频程序,可以对输入的频率分频

verilog写的分频程序,可以对输入的频率分频

2016-11-01 172 VERILOG

这是用Verilog HDL写的可调占空比分频控制器

这是用Verilog HDL写的可调占空比分频控制器，可以挂在Avalon总线上使用

2016-11-01 48 VERILOG

介绍了如何用verilog语言实现处理器部件uart

介绍了如何用verilog语言实现处理器部件uart

2016-11-10 144 VERILOG

用Verilog HDL实现的曼彻斯特编码器和解码器。

用Verilog HDL实现的曼彻斯特编码器和解码器。

2013-12-23 72 VERILOG

verilog描述 23：59：59-00：00：00自减计时器按set键

verilog描述 23：59：59-00：00：00自减计时器按set键，进入设置，依次是反向计时，小时，分钟，秒设置，然后有进入反向计时，在方向计时状态，按timmer键，进入计时，在计时状态，按timmer可以暂停和计时...

2013-12-17 81 VERILOG

基于GAL16V8D的一个时钟整开逻辑代码.Verilog编写!

基于GAL16V8D的一个时钟整开逻辑代码.Verilog编写!

2016-06-02 147 VERILOG

«
41
42
43
44
45
46
47
48
49
50
»