VERILOG
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...
资源总数
500
VERILOG 全部资料 500 份
Verilog module containing a synthesizable CRC function // * polynomial: (0 1 8) // * data width: 8
Verilog module containing a synthesizable CRC function // * polynomial: (0 1 8) // * data width: 8
2016-09-26
158
使用fpga设置的信号发生器verilog代码
帮助开发者快速上手FPGA信号生成，通过Verilog实现AM与FM调制功能，掌握数字信号处理核心逻辑，提升硬件设计实战能力。
2026-01-30
1
用verilog编写的高速8路并行dds模块
用verilog编写的高速8路并行dds模块，用于与高速da(1ghz或以上)接口产生任意频率正弦波，模块已经经过工程验证，用于产品中。
2014-01-04
96