VERILOG
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...
VERILOG 全部资料 3,086 份
Verilog-HDL实践与应用系统设计-210页-18.0M.pdf
专辑类-可编程逻辑器件相关专辑-96册-1.77G Verilog-HDL实践与应用系统设计-210页-18.0M.pdf...
openaccess与verilog互相转化时所用的源代码
openaccess与verilog互相转化时所用的源代码，在安装了openaccess的windows和linux上都可以使用。...
Lattice公司的A Verilog HDL Test Bench Primer应用手册
Lattice公司的A Verilog HDL Test Bench Primer应用手册...
这是一个Verilog HDL编写的RISC cpu的程序
这是一个Verilog HDL编写的RISC cpu的程序，该程序共10个子程序，实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。...
這是用verilog寫的一個簡單的處理器
這是用verilog寫的一個簡單的處理器，雖然只具有5個指令，但是可以透過這個範例，來了解到cpu的架構，與如何開發處理器，相信會有很大的啟發。...