VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,100 份资源

VERILOG 全部资料 3,100 份

PDF文档

适用于数字电路设计与开发项目，提供从基础到进阶的Verilog语言实践指导，涵盖时序逻辑、组合逻辑及模块化设计方法，是电子工程与集成电路领域工程师的重要参考资料。...

2 次
PDF文档

从基础语法到复杂模块设计，循序渐进讲解Verilog在数字系统中的应用。涵盖时序逻辑、状态机与硬件描述方法，适合初学者构建扎实的数字电路开发能力。...

2 次

VERILOG技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]