VERILOG
VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...
资源总数
500
VERILOG 全部资料 500 份
verilog的简要教程 基本逻辑门
verilog的简要教程 基本逻辑门,例如a n d、o r和n a n d等都内置在语言中。 • 用户定义原语( U D P)创建的灵活性。用户定义的原语既可以是组合逻辑原语,也可以 是时序逻辑原语。 • ...
2017-05-05
76
verilog 加法器设计 在modelsim下方针。。。。。。。。。。。。。。。。。。。。。。
verilog 加法器设计 在modelsim下方针。。。。。。。。。。。。。。。。。。。。。。
2013-12-29
124
基于FPGA的SDRAM控制器Verilog代码
基于FPGA的SDRAM控制器Verilog代码,开发环境为Quartus6.1,控制SDRAM实现对同一片地址先写后读。
2013-12-20
91